diff --git a/project/jni/mpg123/Android.mk b/project/jni/mpg123/Android.mk
index 869448322..7ae40f175 100644
--- a/project/jni/mpg123/Android.mk
+++ b/project/jni/mpg123/Android.mk
@@ -5,11 +5,19 @@ include $(CLEAR_VARS)
 LOCAL_MODULE := mpg123
 
 LOCAL_C_INCLUDES := $(LOCAL_PATH) $(LOCAL_PATH)/include
-LOCAL_CFLAGS := -O3 -DOPT_MULTI
+LOCAL_CFLAGS := -O3 -Dlinux -DFT2_BUILD_LIBRARY=1 -DPHYSFS_NO_CDROM_SUPPORT=1 -DAL_ALEXT_PROTOTYPES=1 -DHAVE_GCC_DESTRUCTOR=1 -DREAL_IS_FLOAT
+ifeq ($(TARGET_ARCH),arm)
+LOCAL_CFLAGS += -DOPT_NEON
+else
+LOCAL_CFLAGS += -DOPT_GENERIC
+endif
 
 LOCAL_CPP_EXTENSION := .cpp
 
 LOCAL_SRC_FILES := $(notdir $(wildcard $(LOCAL_PATH)/*.c))
+ifeq ($(TARGET_ARCH),arm)
+LOCAL_SRC_FILES += $(notdir $(wildcard $(LOCAL_PATH)/*.S))
+endif
 
 LOCAL_SHARED_LIBRARIES :=
 
diff --git a/project/jni/mpg123/check_neon.S b/project/jni/mpg123/check_neon.S
new file mode 100644
index 000000000..983a5ecb5
--- /dev/null
+++ b/project/jni/mpg123/check_neon.S
@@ -0,0 +1,33 @@
+/*
+	check_neon: check NEON availability
+
+	copyright 1995-2014 by the mpg123 project - free software under the terms of the LGPL 2.1
+	see COPYING and AUTHORS files in distribution or http://mpg123.org
+	initially written by Taihei Momma
+*/
+
+#include "mangle.h"
+
+#ifndef __aarch64__
+	.code 32
+#ifndef __APPLE__
+	.fpu neon
+#endif
+#endif
+
+	.text
+	.globl ASM_NAME(check_neon)
+#ifdef __ELF__
+	.type ASM_NAME(check_neon), %function
+#endif
+	ALIGN4
+ASM_NAME(check_neon):
+#ifdef __aarch64__
+	orr		v0.16b, v0.16b, v0.16b
+	ret
+#else
+	vorr	d0, d0, d0
+	bx		lr
+#endif
+
+NONEXEC_STACK
diff --git a/project/jni/mpg123/dct36_neon.S b/project/jni/mpg123/dct36_neon.S
new file mode 100644
index 000000000..b10d4f16f
--- /dev/null
+++ b/project/jni/mpg123/dct36_neon.S
@@ -0,0 +1,281 @@
+/*
+	dct36_neon: ARM NEON optimized dct36
+
+	copyright 1995-2014 by the mpg123 project - free software under the terms of the LGPL 2.1
+	see COPYING and AUTHORS files in distribution or http://mpg123.org
+	initially written by Taihei Monma
+*/
+
+
+#include "mangle.h"
+
+	.code 32
+#ifndef __APPLE__
+	.fpu neon
+#endif
+	
+	.text
+	ALIGN16
+dct36_neon_COS9:
+	.word 0x3f5db3d7
+	.word 0x3f5db3d7
+	.word 0x3f000000
+	.word 0x3f000000
+	.word 0x3f7c1c5c
+	.word 0x3f7c1c5c
+	.word 0x3f708fb2
+	.word 0x3f708fb2
+	.word 0x3f248dbb
+	.word 0x3f248dbb
+	.word 0x3e31d0d4
+	.word 0x3e31d0d4
+	.word 0x3eaf1d44
+	.word 0x3eaf1d44
+	.word 0x3f441b7d
+	.word 0x3f441b7d
+	.word 0x3f007d2b
+	.word 0x3f0483ee
+	.word 0x3f0d3b7d
+	.word 0x3f1c4257
+	.word 0x40b79454
+	.word 0x3ff746ea
+	.word 0x3f976fd9
+	.word 0x3f5f2944
+	.word 0x3f800000
+	.word 0x3f3504f3
+	
+	ALIGN4
+	.globl ASM_NAME(dct36_neon)
+#ifdef __ELF__
+	.type ASM_NAME(dct36_neon), %function
+#endif
+ASM_NAME(dct36_neon):
+	push		{r4-r5, lr}
+	vpush		{q4-q7}
+	ldr			r4, [sp, #76]
+	adr			r5, dct36_neon_COS9
+	
+	vceq.i32	q14, q14, q14
+	veor		q15, q15, q15
+	vshl.i64	q14, q14, #32
+	vld1.32		{q0, q1}, [r0]!
+	vld1.32		{q2, q3}, [r0]!
+	vld1.32		{d8}, [r0]
+	
+	vext.8		q5, q15, q0, #12
+	vext.8		q6, q0, q1, #12
+	vext.8		q7, q1, q2, #12
+	vext.8		q8, q2, q3, #12
+	vext.8		d18, d7, d8, #4
+	vadd.f32	q0, q0, q5
+	vadd.f32	q1, q1, q6
+	vadd.f32	q2, q2, q7
+	vadd.f32	q3, q3, q8
+	vadd.f32	d8, d8, d18
+	
+	vext.8		q6, q0, q1, #8
+	vext.8		q7, q1, q2, #8
+	vext.8		q8, q2, q3, #8
+	vext.8		q9, q3, q4, #8
+	vand		q10, q0, q14
+	vext.8		q0, q15, q0, #8
+	vand		q11, q1, q14
+	vand		q12, q2, q14
+	vand		q13, q3, q14
+	vadd.f32	q1, q10, q6
+	vadd.f32	q2, q11, q7
+	vadd.f32	q3, q12, q8
+	vadd.f32	q4, q13, q9
+	
+/*
+q0 in[-,-,0,1]
+q1 in[2,3,4,5]
+q2 in[6,7,8,9]
+q3 in[10,11,12,13]
+q4 in[14,15,16,17]
+*/
+	
+	vswp		d5, d7
+	vswp		d7, d9
+	
+/*
+q2 in[6,7,12,13]
+q3 in[10,11,16,17]
+q4 in[14,15,8,9]
+*/
+	
+	vld1.32		{q5, q6}, [r5, :128]!
+	vld1.32		{q7, q8}, [r5, :128]!
+	vmov		q9, q0
+	vmla.f32	q9, q2, q5
+	
+/*
+q6 COS9_[1,1,2,2]
+q7 COS9_[5,5,8,8]
+q8 COS9_[7,7,4,4]
+q5 COS9_[3,3,6,6]
+q9 [ta33,tb33,ta66,tb66]
+*/
+	
+	vmov		q10, q9
+	vmov		d26, d0
+	vmov		d27, d5
+	vmul.f32	q12, q1, q6
+	vsub.f32	q11, q1, q3
+	vmla.f32	q10, q3, q7
+	vsub.f32	q13, q0, q13
+	vmla.f32	q12, q4, q8
+	vsub.f32	q11, q11, q4
+	vmul.f32	q14, q1, q7
+	vmul.f32	q15, q1, q8
+	vadd.f32	q12, q12, q10
+	vmov		q10, q9
+	vmla.f32	q13, q11, q5
+	vmla.f32	q10, q3, q8
+	vmla.f32	q14, q4, q6
+	vmla.f32	q9, q4, q7
+	vmla.f32	q15, q3, q6
+	vsub.f32	q14, q14, q10
+	vsub.f32	q15, q15, q9
+	
+/*
+q12 [1a-0,1b-0, 2a-0, 2b-0]
+q13 [1a-1,1b-1, 2a-1, 2b-1]
+q14 [1a-2,1b-2,-2a-2,-2b-2]
+q15 [1a-3,1b-3,-2a-3,-2b-3]
+*/
+	
+	vzip.32		q12, q13
+	vzip.32		q14, q15
+	vneg.f32	q15, q15
+
+/*
+q12 [1a-0,1a-1,1b-0,1b-1]
+q13 [2a-0,2a-1,2b-0,2b-1]
+q14 [1a-2,1a-3,1b-2,1b-3]
+q15 [2a-2,2a-3,2b-2,2b-3]
+*/
+	
+	vswp		d25, d28
+	vswp		d27, d30
+	
+/*
+q12 tmp1a
+q13 tmp2a
+q14 tmp1b
+q15 tmp2b
+*/
+	vsub.f32	d1, d1, d3
+	vsub.f32	d9, d9, d5
+	vld1.32		{q5, q6}, [r5, :128]!
+	vld1.32		{d0}, [r5, :64]
+	vadd.f32	q10, q14, q15
+	vsub.f32	q8, q15, q14
+	vadd.f32	d1, d1, d7
+	vadd.f32	q9, q12, q13
+	vsub.f32	q7, q13, q12
+	vadd.f32	d1, d1, d9
+	vmul.f32	q10, q10, q5
+	vmul.f32	q8, q8, q6
+	vmul.f32	d0, d1, d0
+	
+/*
+q9 tmp[0,1,2,3]
+q10 tmp[17,16,15,14]
+q7 tmp[8,7,6,5]
+q8 tmp[9,10,11,12]
+d0 tmp[4,13]
+*/
+	
+	add			r0, r4, #640
+	add			r5, r3, #20
+	vld1.32		{q1,q2}, [r5]
+	add			r5, r3, #92
+	vld1.32		{q3,q4}, [r5]
+	add			r5, r1, #20
+	vld1.32		{q5,q6}, [r5] 
+	vadd.f32	q11, q9, q10
+	vsub.f32	q12, q9, q10
+	vmul.f32	q10, q11, q4
+	vmla.f32	q6, q12, q2
+	vrev64.32	q11, q11
+	vrev64.32	q12, q12
+	vswp		d22, d23
+	vswp		d24, d25
+	vmul.f32	q9, q11, q3
+	vmla.f32	q5, q12, q1
+	add			r5, r2, #20
+	vst1.32		{q9,q10}, [r5]
+	mov			r5, #128
+	vst1.32		{d10[0]}, [r0], r5
+	vst1.32		{d10[1]}, [r0], r5
+	vst1.32		{d11[0]}, [r0], r5
+	vst1.32		{d11[1]}, [r0], r5
+	vst1.32		{d12[0]}, [r0], r5
+	vst1.32		{d12[1]}, [r0], r5
+	vst1.32		{d13[0]}, [r0], r5
+	vst1.32		{d13[1]}, [r0], r5
+	
+	add			r0, r4, #1792
+	add			r5, r3, #56
+	vld1.32		{q1}, [r3]
+	vld1.32		{q2,q3}, [r5]
+	add			r5, r3, #128
+	vld1.32		{q4}, [r5]
+	add			r5, r1, #56
+	vld1.32		{q5}, [r1]
+	vld1.32		{q6}, [r5]
+	vadd.f32	q9, q7, q8
+	vsub.f32	q10, q7, q8
+	vmul.f32	q7, q9, q3
+	vmla.f32	q5, q10, q1
+	vrev64.32	q9, q9
+	vrev64.32	q10, q10
+	vswp		d18, d19
+	vswp		d20, d21
+	vmul.f32	q8, q9, q4
+	vmla.f32	q6, q10, q2
+	add			r5, r2, #56
+	vst1.32		{q7}, [r2]
+	vst1.32		{q8}, [r5]
+	mov			r5, #128
+	vst1.32		{d10[0]}, [r4], r5
+	vst1.32		{d10[1]}, [r4], r5
+	vst1.32		{d11[0]}, [r4], r5
+	vst1.32		{d11[1]}, [r4], r5
+	vst1.32		{d12[0]}, [r0], r5
+	vst1.32		{d12[1]}, [r0], r5
+	vst1.32		{d13[0]}, [r0], r5
+	vst1.32		{d13[1]}, [r0], r5
+	
+	vtrn.32		d0, d1
+	add			r5, r3, #16
+	vld1.32		{d2}, [r5]
+	add			r5, r3, #52
+	vld1.32		{d3}, [r5]
+	add			r5, r3, #88
+	vld1.32		{d4}, [r5]
+	add			r3, r3, #124
+	vld1.32		{d5}, [r3]
+	add			r5, r1, #16
+	vld1.32		{d6}, [r5]
+	add			r1, r1, #52
+	vld1.32		{d7}, [r1]
+	vadd.f32	d8, d0, d1
+	vsub.f32	d9, d0, d1
+	vmul.f32	d4, d8, d4
+	vmul.f32	d5, d8, d5
+	vmla.f32	d6, d9, d2
+	vmla.f32	d7, d9, d3
+	add			r2, r2, #16
+	vst1.32		{d4[0]}, [r2]
+	add			r2, r2, #36
+	vst1.32		{d5[0]}, [r2]
+	vst1.32		{d6[0]}, [r4]
+	add			r4, r4, #1152
+	vst1.32		{d7[0]}, [r4]
+	
+	vpop		{q4-q7}
+	pop			{r4-r5, pc}
+
+NONEXEC_STACK
diff --git a/project/jni/mpg123/dct64_neon.S b/project/jni/mpg123/dct64_neon.S
new file mode 100644
index 000000000..7b823fabf
--- /dev/null
+++ b/project/jni/mpg123/dct64_neon.S
@@ -0,0 +1,308 @@
+/*
+	dct64_neon: ARM NEON optimized dct64
+
+	copyright 1995-2010 by the mpg123 project - free software under the terms of the LGPL 2.1
+	see COPYING and AUTHORS files in distribution or http://mpg123.org
+	initially written by Taihei Monma
+*/
+
+#include "mangle.h"
+
+	.code 32
+#ifndef __APPLE__
+	.fpu neon
+#endif
+	
+	.text
+	ALIGN16
+costab_arm:
+	.word 1056974725
+	.word 1057056395
+	.word 1057223771
+	.word 1057485416
+	.word 1057855544
+	.word 1058356026
+	.word 1059019886
+	.word 1059897405
+	.word 1061067246
+	.word 1062657950
+	.word 1064892987
+	.word 1066774581
+	.word 1069414683
+	.word 1073984175
+	.word 1079645762
+	.word 1092815430
+	.word 1057005197
+	.word 1057342072
+	.word 1058087743
+	.word 1059427869
+	.word 1061799040
+	.word 1065862217
+	.word 1071413542
+	.word 1084439708
+	.word 1057128951
+	.word 1058664893
+	.word 1063675095
+	.word 1076102863
+	.word 1057655764
+	.word 1067924853
+	.word 1060439283
+	.word 1060439283
+	ALIGN4
+	.globl ASM_NAME(dct64_neon)
+#ifdef __ELF__
+	.type ASM_NAME(dct64_neon), %function
+#endif
+ASM_NAME(dct64_neon):
+	vpush		{q4-q7}
+
+	adr			r3, costab_arm
+	vld1.32		{q0, q1}, [r2]!
+	vld1.32		{q2, q3}, [r2]!
+	vld1.32		{q4, q5}, [r2]!
+	vld1.32		{q6, q7}, [r2]
+	vld1.32		{q12, q13}, [r3, :128]!
+	vld1.32		{q14, q15}, [r3, :128]!
+
+	vrev64.32	q4, q4
+	vrev64.32	q5, q5
+	vrev64.32	q6, q6
+	vrev64.32	q7, q7
+	vswp		d8, d9
+	vswp		d10, d11
+	vswp		d12, d13
+	vswp		d14, d15
+
+	vsub.f32	q8, q0, q7
+	vsub.f32	q9, q1, q6
+	vsub.f32	q10, q2, q5
+	vsub.f32	q11, q3, q4
+	vadd.f32	q0, q0, q7
+	vadd.f32	q1, q1, q6
+	vadd.f32	q2, q2, q5
+	vadd.f32	q3, q3, q4
+	vmul.f32	q4, q8, q12
+	vmul.f32	q5, q9, q13
+	vmul.f32	q6, q10, q14
+	vmul.f32	q7, q11, q15
+
+	vld1.32		{q12, q13}, [r3, :128]!
+	vld1.32		{q14, q15}, [r3, :128]
+
+	vrev64.32	q2, q2
+	vrev64.32	q3, q3
+	vrev64.32	q6, q6
+	vrev64.32	q7, q7
+	vswp		d4, d5
+	vswp		d6, d7
+	vswp		d12, d13
+	vswp		d14, d15
+
+	vsub.f32	q8, q0, q3
+	vsub.f32	q9, q1, q2
+	vsub.f32	q10, q4, q7
+	vsub.f32	q11, q5, q6
+	vadd.f32	q0, q0, q3
+	vadd.f32	q1, q1, q2
+	vadd.f32	q4, q4, q7
+	vadd.f32	q5, q5, q6
+	vmul.f32	q2, q8, q12
+	vmul.f32	q3, q9, q13
+	vmul.f32	q6, q10, q12
+	vmul.f32	q7, q11, q13
+
+	vrev64.32	q1, q1
+	vrev64.32	q3, q3
+	vrev64.32	q5, q5
+	vrev64.32	q7, q7
+	vswp		d2, d3
+	vswp		d6, d7
+	vswp		d10, d11
+	vswp		d14, d15
+
+	vsub.f32	q8, q0, q1
+	vsub.f32	q9, q2, q3
+	vsub.f32	q10, q4, q5
+	vsub.f32	q11, q6, q7
+	vadd.f32	q0, q0, q1
+	vadd.f32	q2, q2, q3
+	vadd.f32	q4, q4, q5
+	vadd.f32	q6, q6, q7
+	vmul.f32	q1, q8, q14
+	vmul.f32	q3, q9, q14
+	vmul.f32	q5, q10, q14
+	vmul.f32	q7, q11, q14
+
+	vdup.32		q12, d31[0]
+	vmov		d31, d30
+
+	vswp		d1, d2
+	vswp		d5, d6
+	vswp		d9, d10
+	vswp		d13, d14
+	vrev64.32	q1, q1
+	vrev64.32	q3, q3
+	vrev64.32	q5, q5
+	vrev64.32	q7, q7
+
+	vsub.f32	q8, q0, q1
+	vsub.f32	q9, q2, q3
+	vsub.f32	q10, q4, q5
+	vsub.f32	q11, q6, q7
+	vadd.f32	q0, q0, q1
+	vadd.f32	q2, q2, q3
+	vadd.f32	q4, q4, q5
+	vadd.f32	q6, q6, q7
+	vmul.f32	q1, q8, q15
+	vmul.f32	q3, q9, q15
+	vmul.f32	q5, q10, q15
+	vmul.f32	q7, q11, q15
+
+	vtrn.32		q0, q1
+	vtrn.32		q2, q3
+	vtrn.32		q4, q5
+	vtrn.32		q6, q7
+
+	vsub.f32	q8, q0, q1
+	vsub.f32	q9, q2, q3
+	vsub.f32	q10, q4, q5
+	vsub.f32	q11, q6, q7
+	vadd.f32	q0, q0, q1
+	vadd.f32	q2, q2, q3
+	vadd.f32	q4, q4, q5
+	vadd.f32	q6, q6, q7
+	vmul.f32	q1, q8, q12
+	vmul.f32	q3, q9, q12
+	vmul.f32	q5, q10, q12
+	vmul.f32	q7, q11, q12
+
+	vtrn.32		q0, q1
+	vtrn.32		q2, q3
+	vtrn.32		q4, q5
+	vtrn.32		q6, q7
+	vswp		d1, d2
+	vswp		d5, d6
+	vswp		d9, d10
+	vswp		d13, d14
+
+	vshr.u64	d16, d1, #32
+	vshr.u64	d17, d3, #32
+	vshr.u64	d18, d5, #32
+	vshr.u64	d19, d7, #32
+	vadd.f32	d1, d1, d16
+	vadd.f32	d3, d3, d17
+	vadd.f32	d5, d5, d18
+	vadd.f32	d7, d7, d19
+	vshr.u64	d20, d9, #32
+	vshr.u64	d21, d11, #32
+	vshr.u64	d22, d13, #32
+	vshr.u64	d23, d15, #32
+	vadd.f32	d9, d9, d20
+	vadd.f32	d11, d11, d21
+	vadd.f32	d13, d13, d22
+	vadd.f32	d15, d15, d23
+
+	vshr.u64	d16, d2, #32
+	vshr.u64	d18, d6, #32
+	vshr.u64	d20, d10, #32
+	vshr.u64	d22, d14, #32
+	vext.8		q8, q1, q8, #8
+	vext.8		q9, q3, q9, #8
+	vext.8		q10, q5, q10, #8
+	vext.8		q11, q7, q11, #8
+	vadd.f32	q1, q1, q8
+	vadd.f32	q3, q3, q9
+	vadd.f32	q5, q5, q10
+	vadd.f32	q7, q7, q11
+
+	vshr.u64	d16, d4, #32
+	vshr.u64	d18, d12, #32
+	vext.8		q8, q2, q8, #8
+	vext.8		q9, q6, q9, #8
+	vadd.f32	q2, q2, q3
+	vadd.f32	q6, q6, q7
+	vadd.f32	q3, q3, q8
+	vadd.f32	q7, q7, q9
+
+	vrev64.32	q8, q4
+	vshr.u64	d19, d9, #32
+	vext.8		d17, d17, d16, #4
+	vswp		d9, d10
+	vswp		d13, d14
+	vtrn.32		q4, q5
+	vtrn.32		q6, q7
+	vmov		d16, d9
+	vmov		d18, d11
+
+	vadd.f32	q4, q6
+	vadd.f32	q5, q7
+	vadd.f32	q6, q8
+	vadd.f32	q7, q9
+
+	vmov.i32	q8, #0x4b000000
+	vorr.i32	q8, #0x00400000
+	vadd.f32	q0, q0, q8
+	vadd.f32	q1, q1, q8
+	vadd.f32	q2, q2, q8
+	vadd.f32	q3, q3, q8
+	vadd.f32	q4, q4, q8
+	vadd.f32	q5, q5, q8
+	vadd.f32	q6, q6, q8
+	vadd.f32	q7, q7, q8
+	vshl.i32	q0, q0, #10
+	vshl.i32	q1, q1, #10
+	vshl.i32	q2, q2, #10
+	vshl.i32	q3, q3, #10
+	vshl.i32	q4, q4, #10
+	vshl.i32	q5, q5, #10
+	vshl.i32	q6, q6, #10
+	vshl.i32	q7, q7, #10
+	vqshrn.s32	d0, q0, #10
+	vqshrn.s32	d2, q1, #10
+	vqshrn.s32	d4, q2, #10
+	vqshrn.s32	d6, q3, #10
+	vqshrn.s32	d8, q4, #10
+	vqshrn.s32	d10, q5, #10
+	vqshrn.s32	d12, q6, #10
+	vqshrn.s32	d14, q7, #10
+
+	mov			r3, #32
+	vst1.16		{d0[1]}, [r0, :16], r3
+	vst1.16		{d12[3]}, [r0, :16], r3
+	vst1.16		{d6[2]}, [r0, :16], r3
+	vst1.16		{d8[3]}, [r0, :16], r3
+	vst1.16		{d2[2]}, [r0, :16], r3
+	vst1.16		{d12[1]}, [r0, :16], r3
+	vst1.16		{d4[2]}, [r0, :16], r3
+	vst1.16		{d8[1]}, [r0, :16], r3
+	vst1.16		{d0[2]}, [r0, :16], r3
+	vst1.16		{d12[2]}, [r0, :16], r3
+	vst1.16		{d6[0]}, [r0, :16], r3
+	vst1.16		{d8[2]}, [r0, :16], r3
+	vst1.16		{d2[0]}, [r0, :16], r3
+	vst1.16		{d12[0]}, [r0, :16], r3
+	vst1.16		{d4[0]}, [r0, :16], r3
+	vst1.16		{d8[0]}, [r0, :16], r3
+	vst1.16		{d0[0]}, [r0, :16]
+
+	vst1.16		{d0[1]}, [r1, :16], r3
+	vst1.16		{d10[0]}, [r1, :16], r3
+	vst1.16		{d4[1]}, [r1, :16], r3
+	vst1.16		{d14[0]}, [r1, :16], r3
+	vst1.16		{d2[1]}, [r1, :16], r3
+	vst1.16		{d10[2]}, [r1, :16], r3
+	vst1.16		{d6[1]}, [r1, :16], r3
+	vst1.16		{d14[2]}, [r1, :16], r3
+	vst1.16		{d0[3]}, [r1, :16], r3
+	vst1.16		{d10[1]}, [r1, :16], r3
+	vst1.16		{d4[3]}, [r1, :16], r3
+	vst1.16		{d14[1]}, [r1, :16], r3
+	vst1.16		{d2[3]}, [r1, :16], r3
+	vst1.16		{d10[3]}, [r1, :16], r3
+	vst1.16		{d6[3]}, [r1, :16], r3
+	vst1.16		{d14[3]}, [r1, :16]
+
+	vpop		{q4-q7}
+	bx			lr
+
+NONEXEC_STACK
diff --git a/project/jni/mpg123/dct64_neon_float.S b/project/jni/mpg123/dct64_neon_float.S
new file mode 100644
index 000000000..7d5c02f2f
--- /dev/null
+++ b/project/jni/mpg123/dct64_neon_float.S
@@ -0,0 +1,281 @@
+/*
+	dct64_neon_float: ARM NEON optimized dct64 (float output version)
+
+	copyright 1995-2010 by the mpg123 project - free software under the terms of the LGPL 2.1
+	see COPYING and AUTHORS files in distribution or http://mpg123.org
+	initially written by Taihei Monma
+*/
+
+#include "mangle.h"
+
+	.code 32
+#ifndef __APPLE__
+	.fpu neon
+#endif
+
+	.text
+	ALIGN16
+costab_arm:
+	.word 1056974725
+	.word 1057056395
+	.word 1057223771
+	.word 1057485416
+	.word 1057855544
+	.word 1058356026
+	.word 1059019886
+	.word 1059897405
+	.word 1061067246
+	.word 1062657950
+	.word 1064892987
+	.word 1066774581
+	.word 1069414683
+	.word 1073984175
+	.word 1079645762
+	.word 1092815430
+	.word 1057005197
+	.word 1057342072
+	.word 1058087743
+	.word 1059427869
+	.word 1061799040
+	.word 1065862217
+	.word 1071413542
+	.word 1084439708
+	.word 1057128951
+	.word 1058664893
+	.word 1063675095
+	.word 1076102863
+	.word 1057655764
+	.word 1067924853
+	.word 1060439283
+	.word 1060439283
+	ALIGN4
+	.globl ASM_NAME(dct64_real_neon)
+#ifdef __ELF__
+	.type ASM_NAME(dct64_real_neon), %function
+#endif
+ASM_NAME(dct64_real_neon):
+	vpush		{q4-q7}
+
+	adr			r3, costab_arm
+	vld1.32		{q0, q1}, [r2]!
+	vld1.32		{q2, q3}, [r2]!
+	vld1.32		{q4, q5}, [r2]!
+	vld1.32		{q6, q7}, [r2]
+	vld1.32		{q12, q13}, [r3, :128]!
+	vld1.32		{q14, q15}, [r3, :128]!
+
+	vrev64.32	q4, q4
+	vrev64.32	q5, q5
+	vrev64.32	q6, q6
+	vrev64.32	q7, q7
+	vswp		d8, d9
+	vswp		d10, d11
+	vswp		d12, d13
+	vswp		d14, d15
+
+	vsub.f32	q8, q0, q7
+	vsub.f32	q9, q1, q6
+	vsub.f32	q10, q2, q5
+	vsub.f32	q11, q3, q4
+	vadd.f32	q0, q0, q7
+	vadd.f32	q1, q1, q6
+	vadd.f32	q2, q2, q5
+	vadd.f32	q3, q3, q4
+	vmul.f32	q4, q8, q12
+	vmul.f32	q5, q9, q13
+	vmul.f32	q6, q10, q14
+	vmul.f32	q7, q11, q15
+
+	vld1.32		{q12, q13}, [r3, :128]!
+	vld1.32		{q14, q15}, [r3, :128]
+
+	vrev64.32	q2, q2
+	vrev64.32	q3, q3
+	vrev64.32	q6, q6
+	vrev64.32	q7, q7
+	vswp		d4, d5
+	vswp		d6, d7
+	vswp		d12, d13
+	vswp		d14, d15
+
+	vsub.f32	q8, q0, q3
+	vsub.f32	q9, q1, q2
+	vsub.f32	q10, q4, q7
+	vsub.f32	q11, q5, q6
+	vadd.f32	q0, q0, q3
+	vadd.f32	q1, q1, q2
+	vadd.f32	q4, q4, q7
+	vadd.f32	q5, q5, q6
+	vmul.f32	q2, q8, q12
+	vmul.f32	q3, q9, q13
+	vmul.f32	q6, q10, q12
+	vmul.f32	q7, q11, q13
+
+	vrev64.32	q1, q1
+	vrev64.32	q3, q3
+	vrev64.32	q5, q5
+	vrev64.32	q7, q7
+	vswp		d2, d3
+	vswp		d6, d7
+	vswp		d10, d11
+	vswp		d14, d15
+
+	vsub.f32	q8, q0, q1
+	vsub.f32	q9, q2, q3
+	vsub.f32	q10, q4, q5
+	vsub.f32	q11, q6, q7
+	vadd.f32	q0, q0, q1
+	vadd.f32	q2, q2, q3
+	vadd.f32	q4, q4, q5
+	vadd.f32	q6, q6, q7
+	vmul.f32	q1, q8, q14
+	vmul.f32	q3, q9, q14
+	vmul.f32	q5, q10, q14
+	vmul.f32	q7, q11, q14
+
+	vdup.32		q12, d31[0]
+	vmov		d31, d30
+
+	vswp		d1, d2
+	vswp		d5, d6
+	vswp		d9, d10
+	vswp		d13, d14
+	vrev64.32	q1, q1
+	vrev64.32	q3, q3
+	vrev64.32	q5, q5
+	vrev64.32	q7, q7
+
+	vsub.f32	q8, q0, q1
+	vsub.f32	q9, q2, q3
+	vsub.f32	q10, q4, q5
+	vsub.f32	q11, q6, q7
+	vadd.f32	q0, q0, q1
+	vadd.f32	q2, q2, q3
+	vadd.f32	q4, q4, q5
+	vadd.f32	q6, q6, q7
+	vmul.f32	q1, q8, q15
+	vmul.f32	q3, q9, q15
+	vmul.f32	q5, q10, q15
+	vmul.f32	q7, q11, q15
+
+	vtrn.32		q0, q1
+	vtrn.32		q2, q3
+	vtrn.32		q4, q5
+	vtrn.32		q6, q7
+
+	vsub.f32	q8, q0, q1
+	vsub.f32	q9, q2, q3
+	vsub.f32	q10, q4, q5
+	vsub.f32	q11, q6, q7
+	vadd.f32	q0, q0, q1
+	vadd.f32	q2, q2, q3
+	vadd.f32	q4, q4, q5
+	vadd.f32	q6, q6, q7
+	vmul.f32	q1, q8, q12
+	vmul.f32	q3, q9, q12
+	vmul.f32	q5, q10, q12
+	vmul.f32	q7, q11, q12
+
+	vtrn.32		q0, q1
+	vtrn.32		q2, q3
+	vtrn.32		q4, q5
+	vtrn.32		q6, q7
+	vswp		d1, d2
+	vswp		d5, d6
+	vswp		d9, d10
+	vswp		d13, d14
+
+	vshr.u64	d16, d1, #32
+	vshr.u64	d17, d3, #32
+	vshr.u64	d18, d5, #32
+	vshr.u64	d19, d7, #32
+	vadd.f32	d1, d1, d16
+	vadd.f32	d3, d3, d17
+	vadd.f32	d5, d5, d18
+	vadd.f32	d7, d7, d19
+	vshr.u64	d20, d9, #32
+	vshr.u64	d21, d11, #32
+	vshr.u64	d22, d13, #32
+	vshr.u64	d23, d15, #32
+	vadd.f32	d9, d9, d20
+	vadd.f32	d11, d11, d21
+	vadd.f32	d13, d13, d22
+	vadd.f32	d15, d15, d23
+
+	vshr.u64	d16, d2, #32
+	vshr.u64	d18, d6, #32
+	vshr.u64	d20, d10, #32
+	vshr.u64	d22, d14, #32
+	vext.8		q8, q1, q8, #8
+	vext.8		q9, q3, q9, #8
+	vext.8		q10, q5, q10, #8
+	vext.8		q11, q7, q11, #8
+	vadd.f32	q1, q1, q8
+	vadd.f32	q3, q3, q9
+	vadd.f32	q5, q5, q10
+	vadd.f32	q7, q7, q11
+
+	vshr.u64	d16, d4, #32
+	vshr.u64	d18, d12, #32
+	vext.8		q8, q2, q8, #8
+	vext.8		q9, q6, q9, #8
+	vadd.f32	q2, q2, q3
+	vadd.f32	q6, q6, q7
+	vadd.f32	q3, q3, q8
+	vadd.f32	q7, q7, q9
+
+	vrev64.32	q8, q4
+	vshr.u64	d19, d9, #32
+	vext.8		d17, d17, d16, #4
+	vswp		d9, d10
+	vswp		d13, d14
+	vtrn.32		q4, q5
+	vtrn.32		q6, q7
+	vmov		d16, d9
+	vmov		d18, d11
+
+	vadd.f32	q4, q6
+	vadd.f32	q5, q7
+	vadd.f32	q6, q8
+	vadd.f32	q7, q9
+
+	mov			r3, #64
+	vst1.32		{d0[1]}, [r0, :32], r3
+	vst1.32		{d13[1]}, [r0, :32], r3
+	vst1.32		{d7[0]}, [r0, :32], r3
+	vst1.32		{d9[1]}, [r0, :32], r3
+	vst1.32		{d3[0]}, [r0, :32], r3
+	vst1.32		{d12[1]}, [r0, :32], r3
+	vst1.32		{d5[0]}, [r0, :32], r3
+	vst1.32		{d8[1]}, [r0, :32], r3
+	vst1.32		{d1[0]}, [r0, :32], r3
+	vst1.32		{d13[0]}, [r0, :32], r3
+	vst1.32		{d6[0]}, [r0, :32], r3
+	vst1.32		{d9[0]}, [r0, :32], r3
+	vst1.32		{d2[0]}, [r0, :32], r3
+	vst1.32		{d12[0]}, [r0, :32], r3
+	vst1.32		{d4[0]}, [r0, :32], r3
+	vst1.32		{d8[0]}, [r0, :32], r3
+	vst1.32		{d0[0]}, [r0, :32]
+
+	vst1.32		{d0[1]}, [r1, :32], r3
+	vst1.32		{d10[0]}, [r1, :32], r3
+	vst1.32		{d4[1]}, [r1, :32], r3
+	vst1.32		{d14[0]}, [r1, :32], r3
+	vst1.32		{d2[1]}, [r1, :32], r3
+	vst1.32		{d11[0]}, [r1, :32], r3
+	vst1.32		{d6[1]}, [r1, :32], r3
+	vst1.32		{d15[0]}, [r1, :32], r3
+	vst1.32		{d1[1]}, [r1, :32], r3
+	vst1.32		{d10[1]}, [r1, :32], r3
+	vst1.32		{d5[1]}, [r1, :32], r3
+	vst1.32		{d14[1]}, [r1, :32], r3
+	vst1.32		{d3[1]}, [r1, :32], r3
+	vst1.32		{d11[1]}, [r1, :32], r3
+	vst1.32		{d7[1]}, [r1, :32], r3
+	vst1.32		{d15[1]}, [r1, :32]
+
+	vpop		{q4-q7}
+	bx			lr
+
+NONEXEC_STACK
diff --git a/project/jni/mpg123/dither.c b/project/jni/mpg123/dither.c
new file mode 100644
index 000000000..329a4de70
--- /dev/null
+++ b/project/jni/mpg123/dither.c
@@ -0,0 +1,3 @@
+/* Hack to allow building the same code with and without libtool. */
+#include "intsym.h"
+#include "dither_impl.h"
diff --git a/project/jni/mpg123/feature.c b/project/jni/mpg123/feature.c
new file mode 100644
index 000000000..03ec6760c
--- /dev/null
+++ b/project/jni/mpg123/feature.c
@@ -0,0 +1,112 @@
+#include "mpg123lib_intern.h"
+
+int mpg123_feature(const enum mpg123_feature_set key)
+{
+	switch(key)
+	{
+		case MPG123_FEATURE_ABI_UTF8OPEN:
+#ifdef WANT_WIN32_UNICODE
+		return 1;
+#else
+		return 0;
+#endif /* WANT_WIN32_UNICODE */
+
+		case MPG123_FEATURE_OUTPUT_8BIT:
+#ifdef NO_8BIT
+		return 0;
+#else
+		return 1;
+#endif /* mpg123_output_8bit */
+
+		case MPG123_FEATURE_OUTPUT_16BIT:
+#ifdef NO_16BIT
+		return 0;
+#else
+		return 1;
+#endif /* mpg123_output_16bit */
+
+		case MPG123_FEATURE_OUTPUT_32BIT:
+#ifdef NO_32BIT
+		return 0;
+#else
+		return 1;
+#endif /* mpg123_output_32bit */
+
+		case MPG123_FEATURE_PARSE_ID3V2:
+#ifdef NO_ID3V2
+		return 0;
+#else
+		return 1;
+#endif /* NO_ID3V2 */
+
+		case MPG123_FEATURE_DECODE_LAYER1:
+#ifdef NO_LAYER1
+		return 0;
+#else
+		return 1;
+#endif /* NO_LAYER1 */
+
+		case MPG123_FEATURE_DECODE_LAYER2:
+#ifdef NO_LAYER2
+		return 0;
+#else
+		return 1;
+#endif /* NO_LAYER2 */
+
+		case MPG123_FEATURE_DECODE_LAYER3:
+#ifdef NO_LAYER3
+		return 0;
+#else
+		return 1;
+#endif /* NO_LAYER3 */
+
+		case MPG123_FEATURE_DECODE_ACCURATE:
+#ifdef ACCURATE_ROUNDING
+		return 1;
+#else
+		return 0;
+#endif /* ACCURATE_ROUNDING */
+
+		case MPG123_FEATURE_DECODE_DOWNSAMPLE:
+#ifdef NO_DOWNSAMPLE
+		return 0;
+#else
+		return 1;
+#endif /* NO_DOWNSAMPLE */
+
+		case MPG123_FEATURE_DECODE_NTOM:
+#ifdef NO_NTOM
+		return 0;
+#else
+		return 1;
+#endif /* NO_NTOM */
+
+		case MPG123_FEATURE_PARSE_ICY:
+#ifdef NO_ICY
+		return 0;
+#else
+		return 1;
+#endif /* NO_ICY */
+
+		case MPG123_FEATURE_INDEX:
+#ifdef FRAME_INDEX
+		return 1;
+#else
+		return 0;
+#endif /* FRAME_INDEX */
+		case MPG123_FEATURE_TIMEOUT_READ:
+#ifdef TIMEOUT_READ
+		return 1;
+#else
+		return 0;
+#endif
+		case MPG123_FEATURE_EQUALIZER:
+#ifndef NO_EQUALIZER
+		return 1;
+#else
+		return 0;
+#endif
+
+		default: return 0;
+	}
+}
diff --git a/project/jni/mpg123/lfs_alias.c b/project/jni/mpg123/lfs_alias.c
new file mode 100644
index 000000000..45cb53d6b
--- /dev/null
+++ b/project/jni/mpg123/lfs_alias.c
@@ -0,0 +1,228 @@
+/*
+	lfs_alias: Aliases to the small/native API functions with the size of long int as suffix.
+
+	copyright 2010-2013 by the mpg123 project - free software under the terms of the LGPL 2.1
+	see COPYING and AUTHORS files in distribution or http://mpg123.org
+	initially written by Thomas Orgis
+
+	Use case: Client code on Linux/x86-64 that defines _FILE_OFFSET_BITS to 64,
+	which is the only choice on that platform anyway. It should be no-op, but
+	prompts the platform-agnostic header of mpg123 to define API calls with the
+	corresponding suffix. This file provides the names for this case. It's cruft,
+	but glibc does it, too -- so people rely on it.
+	Oh, and it also caters for the lunatics that define _FILE_OFFSET_BITS=32 on
+	32 bit platforms. In addition, it's needed for platforms that always have
+	off_t /= long, and clients still insisting on defining _FILE_OFFSET_BITS.
+
+	Depending on use case, the aliases map to 32 (small) or 64 bit (large) offset
+	functions, to the ones from libmpg123 or the ones from lfs_wrap.
+	
+	So, two basic cases:
+	1. mpg123_bla_32 alias for mpg123_bla (native)
+	2. mpg123_bla    alias for mpg123_bla_32 (wrapper)
+	Same for 64 bits. Confusing, I know. It sucks.
+
+	Note that the mpg123 header is _not_ used here to avoid definition with whacky off_t.
+	The aliases are always about arguments of native alias_t type. This can be off_t, but
+	on Linux/x86, this is long int. The off_t declarations in mpg123.h confuse things,
+	so reproduce definitions for the wrapper functions in that case. The definitions are
+	pulled by an inline Perl script in any case ... no need to copy anything manually!
+	As a benefit, one can skip undefining possible largefile namings.
+*/
+
+#include "config.h"
+
+/* Hack for Solaris: Some system headers included from compat.h might force _FILE_OFFSET_BITS. Need to follow that here.
+   Also, want it around to have types defined. */
+#include "compat.h"
+
+#ifndef LFS_ALIAS_BITS
+#error "I need the count of alias bits here."
+#endif
+
+#define MACROCAT_REALLY(a, b) a ## b
+#define MACROCAT(a, b) MACROCAT_REALLY(a, b)
+
+/* This is wicked switchery: Decide which way the aliases are facing. */
+
+#if _FILE_OFFSET_BITS+0 == LFS_ALIAS_BITS
+
+/* The native functions have suffix, the aliases not. */
+#define NATIVE_SUFFIX MACROCAT(_, _FILE_OFFSET_BITS)
+#define NATIVE_NAME(func) MACROCAT(func, NATIVE_SUFFIX)
+#define ALIAS_NAME(func) func
+
+#else
+
+/* The alias functions have suffix, the native ones not. */
+#define ALIAS_SUFFIX MACROCAT(_, LFS_ALIAS_BITS)
+#define ALIAS_NAME(func) MACROCAT(func, ALIAS_SUFFIX)
+#define NATIVE_NAME(func) func
+
+#endif
+
+/* Copy of necessary definitions, actually just forward declarations. */
+struct mpg123_handle_struct;
+typedef struct mpg123_handle_struct mpg123_handle;
+
+
+/* Get attribute_align_arg, to stay safe. */
+#include "abi_align.h"
+
+/*
+	Extract the list of functions we need wrappers for, pregenerating the wrappers for simple cases (inline script for nedit):
+perl -ne '
+if(/^\s*MPG123_EXPORT\s+(\S+)\s+(mpg123_\S+)\((.*)\);\s*$/)
+{
+	my $type = $1;
+	my $name = $2;
+	my $args = $3;
+	next unless ($type =~ /off_t/ or $args =~ /off_t/ or ($name =~ /open/ and $name ne mpg123_open_feed));
+	$type =~ s/off_t/lfs_alias_t/g;
+	my @nargs = ();
+	$args =~ s/off_t/lfs_alias_t/g;
+	foreach my $a (split(/,/, $args))
+	{
+		$a =~ s/^.*\s\**([a-z_]+)$/$1/;
+		push(@nargs, $a);
+	}
+	my $nargs = join(", ", @nargs);
+	$nargs = "Human: figure me out." if($nargs =~ /\(/);
+	print <<EOT
+
+$type NATIVE_NAME($name)($args);
+$type attribute_align_arg ALIAS_NAME($name)($args)
+{
+	return NATIVE_NAME($name)($nargs);
+}
+EOT
+
+}' < mpg123.h.in
+*/
+
+int NATIVE_NAME(mpg123_open)(mpg123_handle *mh, const char *path);
+int attribute_align_arg ALIAS_NAME(mpg123_open)(mpg123_handle *mh, const char *path)
+{
+	return NATIVE_NAME(mpg123_open)(mh, path);
+}
+
+int NATIVE_NAME(mpg123_open_fd)(mpg123_handle *mh, int fd);
+int attribute_align_arg ALIAS_NAME(mpg123_open_fd)(mpg123_handle *mh, int fd)
+{
+	return NATIVE_NAME(mpg123_open_fd)(mh, fd);
+}
+
+int NATIVE_NAME(mpg123_open_handle)(mpg123_handle *mh, void *iohandle);
+int attribute_align_arg ALIAS_NAME(mpg123_open_handle)(mpg123_handle *mh, void *iohandle)
+{
+	return NATIVE_NAME(mpg123_open_handle)(mh, iohandle);
+}
+
+int NATIVE_NAME(mpg123_decode_frame)(mpg123_handle *mh, lfs_alias_t *num, unsigned char **audio, size_t *bytes);
+int attribute_align_arg ALIAS_NAME(mpg123_decode_frame)(mpg123_handle *mh, lfs_alias_t *num, unsigned char **audio, size_t *bytes)
+{
+	return NATIVE_NAME(mpg123_decode_frame)(mh, num, audio, bytes);
+}
+
+int NATIVE_NAME(mpg123_framebyframe_decode)(mpg123_handle *mh, lfs_alias_t *num, unsigned char **audio, size_t *bytes);
+int attribute_align_arg ALIAS_NAME(mpg123_framebyframe_decode)(mpg123_handle *mh, lfs_alias_t *num, unsigned char **audio, size_t *bytes)
+{
+	return NATIVE_NAME(mpg123_framebyframe_decode)(mh, num, audio, bytes);
+}
+
+lfs_alias_t NATIVE_NAME(mpg123_framepos)(mpg123_handle *mh);
+lfs_alias_t attribute_align_arg ALIAS_NAME(mpg123_framepos)(mpg123_handle *mh)
+{
+	return NATIVE_NAME(mpg123_framepos)(mh);
+}
+
+lfs_alias_t NATIVE_NAME(mpg123_tell)(mpg123_handle *mh);
+lfs_alias_t attribute_align_arg ALIAS_NAME(mpg123_tell)(mpg123_handle *mh)
+{
+	return NATIVE_NAME(mpg123_tell)(mh);
+}
+
+lfs_alias_t NATIVE_NAME(mpg123_tellframe)(mpg123_handle *mh);
+lfs_alias_t attribute_align_arg ALIAS_NAME(mpg123_tellframe)(mpg123_handle *mh)
+{
+	return NATIVE_NAME(mpg123_tellframe)(mh);
+}
+
+lfs_alias_t NATIVE_NAME(mpg123_tell_stream)(mpg123_handle *mh);
+lfs_alias_t attribute_align_arg ALIAS_NAME(mpg123_tell_stream)(mpg123_handle *mh)
+{
+	return NATIVE_NAME(mpg123_tell_stream)(mh);
+}
+
+lfs_alias_t NATIVE_NAME(mpg123_seek)(mpg123_handle *mh, lfs_alias_t sampleoff, int whence);
+lfs_alias_t attribute_align_arg ALIAS_NAME(mpg123_seek)(mpg123_handle *mh, lfs_alias_t sampleoff, int whence)
+{
+	return NATIVE_NAME(mpg123_seek)(mh, sampleoff, whence);
+}
+
+lfs_alias_t NATIVE_NAME(mpg123_feedseek)(mpg123_handle *mh, lfs_alias_t sampleoff, int whence, lfs_alias_t *input_offset);
+lfs_alias_t attribute_align_arg ALIAS_NAME(mpg123_feedseek)(mpg123_handle *mh, lfs_alias_t sampleoff, int whence, lfs_alias_t *input_offset)
+{
+	return NATIVE_NAME(mpg123_feedseek)(mh, sampleoff, whence, input_offset);
+}
+
+lfs_alias_t NATIVE_NAME(mpg123_seek_frame)(mpg123_handle *mh, lfs_alias_t frameoff, int whence);
+lfs_alias_t attribute_align_arg ALIAS_NAME(mpg123_seek_frame)(mpg123_handle *mh, lfs_alias_t frameoff, int whence)
+{
+	return NATIVE_NAME(mpg123_seek_frame)(mh, frameoff, whence);
+}
+
+lfs_alias_t NATIVE_NAME(mpg123_timeframe)(mpg123_handle *mh, double sec);
+lfs_alias_t attribute_align_arg ALIAS_NAME(mpg123_timeframe)(mpg123_handle *mh, double sec)
+{
+	return NATIVE_NAME(mpg123_timeframe)(mh, sec);
+}
+
+int NATIVE_NAME(mpg123_index)(mpg123_handle *mh, lfs_alias_t **offsets, lfs_alias_t *step, size_t *fill);
+int attribute_align_arg ALIAS_NAME(mpg123_index)(mpg123_handle *mh, lfs_alias_t **offsets, lfs_alias_t *step, size_t *fill)
+{
+	return NATIVE_NAME(mpg123_index)(mh, offsets, step, fill);
+}
+
+int NATIVE_NAME(mpg123_set_index)(mpg123_handle *mh, lfs_alias_t *offsets, lfs_alias_t step, size_t fill);
+int attribute_align_arg ALIAS_NAME(mpg123_set_index)(mpg123_handle *mh, lfs_alias_t *offsets, lfs_alias_t step, size_t fill)
+{
+	return NATIVE_NAME(mpg123_set_index)(mh, offsets, step, fill);
+}
+
+int NATIVE_NAME(mpg123_position)( mpg123_handle *mh, lfs_alias_t frame_offset, lfs_alias_t buffered_bytes, lfs_alias_t *current_frame, lfs_alias_t *frames_left, double *current_seconds, double *seconds_left);
+int attribute_align_arg ALIAS_NAME(mpg123_position)( mpg123_handle *mh, lfs_alias_t frame_offset, lfs_alias_t buffered_bytes, lfs_alias_t *current_frame, lfs_alias_t *frames_left, double *current_seconds, double *seconds_left)
+{
+	return NATIVE_NAME(mpg123_position)(mh, frame_offset, buffered_bytes, current_frame, frames_left, current_seconds, seconds_left);
+}
+
+lfs_alias_t NATIVE_NAME(mpg123_framelength)(mpg123_handle *mh);
+lfs_alias_t attribute_align_arg ALIAS_NAME(mpg123_framelength)(mpg123_handle *mh)
+{
+	return NATIVE_NAME(mpg123_framelength)(mh);
+}
+
+lfs_alias_t NATIVE_NAME(mpg123_length)(mpg123_handle *mh);
+lfs_alias_t attribute_align_arg ALIAS_NAME(mpg123_length)(mpg123_handle *mh)
+{
+	return NATIVE_NAME(mpg123_length)(mh);
+}
+
+int NATIVE_NAME(mpg123_set_filesize)(mpg123_handle *mh, lfs_alias_t size);
+int attribute_align_arg ALIAS_NAME(mpg123_set_filesize)(mpg123_handle *mh, lfs_alias_t size)
+{
+	return NATIVE_NAME(mpg123_set_filesize)(mh, size);
+}
+
+int NATIVE_NAME(mpg123_replace_reader)(mpg123_handle *mh, ssize_t (*r_read) (int, void *, size_t), lfs_alias_t (*r_lseek)(int, lfs_alias_t, int));
+int attribute_align_arg ALIAS_NAME(mpg123_replace_reader)(mpg123_handle *mh, ssize_t (*r_read) (int, void *, size_t), lfs_alias_t (*r_lseek)(int, lfs_alias_t, int))
+{
+	return NATIVE_NAME(mpg123_replace_reader)(mh, r_read, r_lseek);
+}
+
+int NATIVE_NAME(mpg123_replace_reader_handle)(mpg123_handle *mh, ssize_t (*r_read) (void *, void *, size_t), lfs_alias_t (*r_lseek)(void *, lfs_alias_t, int), void (*cleanup)(void*));
+int attribute_align_arg ALIAS_NAME(mpg123_replace_reader_handle)(mpg123_handle *mh, ssize_t (*r_read) (void *, void *, size_t), lfs_alias_t (*r_lseek)(void *, lfs_alias_t, int), void (*cleanup)(void*))
+{
+	return NATIVE_NAME(mpg123_replace_reader_handle)(mh, r_read, r_lseek, cleanup);
+}
+
diff --git a/project/jni/mpg123/synth_neon.S b/project/jni/mpg123/synth_neon.S
new file mode 100644
index 000000000..6db7dbfce
--- /dev/null
+++ b/project/jni/mpg123/synth_neon.S
@@ -0,0 +1,133 @@
+/*
+	synth_neon: ARM NEON optimized synth
+
+	copyright 1995-2010 by the mpg123 project - free software under the terms of the LGPL 2.1
+	see COPYING and AUTHORS files in distribution or http://mpg123.org
+	initially written by Taihei Monma
+*/
+
+#include "mangle.h"
+
+#define WINDOW r0
+#define B0 r1
+#define SAMPLES r2
+
+/*
+	int synth_1to1_neon_asm(short *window, short *b0, short *samples, int bo1);
+	return value: number of clipped samples
+*/
+
+	.code 32
+#ifndef __APPLE__
+	.fpu neon
+#endif
+
+	.text
+	.globl ASM_NAME(synth_1to1_neon_asm)
+#ifdef __ELF__
+	.type ASM_NAME(synth_1to1_neon_asm), %function
+#endif
+	ALIGN4
+ASM_NAME(synth_1to1_neon_asm):
+	push		{r4-r5, lr}
+	vpush		{q4-q7}
+
+	add			WINDOW, WINDOW, #32
+	sub			WINDOW, WINDOW, r3, lsl #1
+
+	mov			r3, #4
+	mov			r4, #64
+1:
+	vld1.16		{d0-d3}, [WINDOW], r4
+	vld1.16		{d4-d7}, [B0, :128]!
+	vld1.16		{d8-d11}, [WINDOW], r4
+	vswp		d1, d4
+	vld1.16		{d12-d15}, [B0, :128]!
+	vld1.16		{d16-d19}, [WINDOW], r4
+	vld1.16		{d20-d23}, [B0, :128]!
+	vswp		d9, d12
+	vld1.16		{d24-d27}, [WINDOW], r4
+	vld1.16		{d28-d31}, [B0, :128]!
+	vswp		d17, d20
+	vswp		d25, d28
+	vmull.s16	q0, d0, d1
+	vmull.s16	q4, d8, d9
+	vmull.s16	q8, d16, d17
+	vmull.s16	q12, d24, d25
+	vmlal.s16	q0, d4, d5
+	vmlal.s16	q4, d12, d13
+	vmlal.s16	q8, d20, d21
+	vmlal.s16	q12, d28, d29
+	vmlal.s16	q0, d2, d6
+	vmlal.s16	q4, d10, d14
+	vmlal.s16	q8, d18, d22
+	vmlal.s16	q12, d26, d30
+	vmlal.s16	q0, d3, d7
+	vmlal.s16	q4, d11, d15
+	vmlal.s16	q8, d19, d23
+	vmlal.s16	q12, d27, d31
+	vpadd.i32	d0, d0, d1
+	vpadd.i32	d8, d8, d9
+	vpadd.i32	d16, d16, d17
+	vpadd.i32	d24, d24, d25
+	vpadd.i32	d0, d0, d8
+	vpadd.i32	d1, d16, d24
+
+	vld2.16		{d2,d3}, [SAMPLES]
+	vqrshrn.s32	d1, q0, #13
+	vst2.16		{d1,d3}, [SAMPLES]!
+
+	subs		r3, r3, #1
+	bne			1b
+
+	mov			r3, #4
+	mov			r5, #-32
+1:
+	vld1.16		{d0-d3}, [WINDOW], r4
+	vld1.16		{d4-d7}, [B0, :128], r5
+	vld1.16		{d8-d11}, [WINDOW], r4
+	vswp		d1, d4
+	vld1.16		{d12-d15}, [B0, :128], r5
+	vld1.16		{d16-d19}, [WINDOW], r4
+	vld1.16		{d20-d23}, [B0, :128], r5
+	vswp		d9, d12
+	vld1.16		{d24-d27}, [WINDOW], r4
+	vld1.16		{d28-d31}, [B0, :128], r5
+	vswp		d17, d20
+	vswp		d25, d28
+	vmull.s16	q0, d0, d1
+	vmull.s16	q4, d8, d9
+	vmull.s16	q8, d16, d17
+	vmull.s16	q12, d24, d25
+	vmlal.s16	q0, d4, d5
+	vmlal.s16	q4, d12, d13
+	vmlal.s16	q8, d20, d21
+	vmlal.s16	q12, d28, d29
+	vmlal.s16	q0, d2, d6
+	vmlal.s16	q4, d10, d14
+	vmlal.s16	q8, d18, d22
+	vmlal.s16	q12, d26, d30
+	vmlal.s16	q0, d3, d7
+	vmlal.s16	q4, d11, d15
+	vmlal.s16	q8, d19, d23
+	vmlal.s16	q12, d27, d31
+	vpadd.i32	d0, d0, d1
+	vpadd.i32	d8, d8, d9
+	vpadd.i32	d16, d16, d17
+	vpadd.i32	d24, d24, d25
+	vpadd.i32	d0, d0, d8
+	vpadd.i32	d1, d16, d24
+
+	vld2.16		{d2,d3}, [SAMPLES]
+	vqrshrn.s32	d1, q0, #13
+	vst2.16		{d1,d3}, [SAMPLES]!
+
+	subs		r3, r3, #1
+	bne			1b
+
+	mov			r0, #0
+
+	vpop		{q4-q7}
+	pop			{r4-r5, pc}
+
+NONEXEC_STACK
diff --git a/project/jni/mpg123/synth_neon_accurate.S b/project/jni/mpg123/synth_neon_accurate.S
new file mode 100644
index 000000000..501223fa7
--- /dev/null
+++ b/project/jni/mpg123/synth_neon_accurate.S
@@ -0,0 +1,183 @@
+/*
+	synth_neon_accurate: ARM NEON optimized synth (MPEG compliant 16-bit output version)
+
+	copyright 1995-2010 by the mpg123 project - free software under the terms of the LGPL 2.1
+	see COPYING and AUTHORS files in distribution or http://mpg123.org
+	initially written by Taihei Monma
+*/
+
+#include "mangle.h"
+
+#define WINDOW r0
+#define B0 r1
+#define SAMPLES r2
+
+/*
+	int synth_1to1_real_neon_accurate_asm(real *window, real *b0, real *samples, int bo1);
+	return value: number of clipped samples (0)
+*/
+
+	.code 32
+#ifndef __APPLE__
+	.fpu neon
+#endif
+
+	.text
+	.globl ASM_NAME(synth_1to1_neon_accurate_asm)
+#ifdef __ELF__
+	.type ASM_NAME(synth_1to1_neon_accurate_asm), %function
+#endif
+ASM_NAME(synth_1to1_neon_accurate_asm):
+	push		{r4-r6, lr}
+	vpush		{q4-q7}
+	mov			r6, sp
+	sub			sp, sp, #16
+	bic			sp, #0xff
+	
+	add			WINDOW, WINDOW, #64
+	sub			WINDOW, WINDOW, r3, lsl #2
+
+	mov			r3, #4
+	mov			r4, #128
+	mov			r5, #64
+1:
+	vld1.32		{q0,q1}, [WINDOW], r4
+	vld1.32		{q2,q3}, [WINDOW], r4
+	vld1.32		{q4,q5}, [WINDOW], r4
+	vld1.32		{q6,q7}, [WINDOW]
+	sub			WINDOW, WINDOW, #352
+	vld1.32		{q8,q9}, [B0, :128], r5
+	vld1.32		{q10,q11}, [B0, :128], r5
+	vld1.32		{q12,q13}, [B0, :128], r5
+	vld1.32		{q14,q15}, [B0, :128]
+	vswp		q1, q4
+	vswp		q3, q6
+	sub			B0, B0, #160
+	vmul.f32	q0, q0, q8
+	vmul.f32	q2, q2, q10
+	vmul.f32	q1, q1, q12
+	vmul.f32	q3, q3, q14
+	vmla.f32	q0, q4, q9
+	vmla.f32	q2, q6, q11
+	vmla.f32	q1, q5, q13
+	vmla.f32	q3, q7, q15
+	vld1.32		{q4,q5}, [WINDOW], r4
+	vld1.32		{q6,q7}, [WINDOW], r4
+	vld1.32		{q8,q9}, [WINDOW], r4
+	vld1.32		{q10,q11}, [B0, :128], r5
+	vld1.32		{q12,q13}, [B0, :128], r5
+	vld1.32		{q14,q15}, [B0, :128], r5
+	vswp		q5, q6
+	vswp		q11, q12
+	vmla.f32	q0, q4, q10
+	vmla.f32	q2, q5, q11
+	vmla.f32	q1, q8, q14
+	vld1.32		{q4,q5}, [WINDOW]
+	vld1.32		{q10,q11}, [B0, :128]!
+	add			WINDOW, WINDOW, #96
+	vmla.f32	q3, q4, q10
+	vmla.f32	q0, q6, q12
+	vmla.f32	q2, q7, q13
+	vmla.f32	q1, q9, q15
+	vmla.f32	q3, q5, q11
+	vmov.i32	q4, #0x4b000000
+	vmvn.i32	q5, #0xb9000000
+	vorr.i32	q4, #0x00400000
+	vpadd.f32	d0, d0, d1
+	vpadd.f32	d4, d4, d5
+	vpadd.f32	d2, d2, d3
+	vpadd.f32	d6, d6, d7
+	vld1.32		{q6}, [sp, :128]
+	vpadd.f32	d0, d0, d4
+	vpadd.f32	d1, d2, d6
+
+	vadd.f32	q3, q0, q4
+	vacgt.f32	q5, q0, q5
+	vld2.16		{d4,d5}, [SAMPLES]
+	vshl.i32	q3, q3, #10
+	vqshrn.s32	d3, q3, #10
+	vshr.u32	q5, q5, #31
+	vst2.16		{d3,d5}, [SAMPLES]!
+	vadd.i32	q5, q5, q6
+	vst1.32		{q5}, [sp, :128]
+
+	subs		r3, r3, #1
+	bne			1b
+
+	mov			r3, #4
+	mov			r5, #-64
+1:
+	vld1.32		{q0,q1}, [WINDOW], r4
+	vld1.32		{q2,q3}, [WINDOW], r4
+	vld1.32		{q4,q5}, [WINDOW], r4
+	vld1.32		{q6,q7}, [WINDOW]
+	sub			WINDOW, WINDOW, #352
+	vld1.32		{q8,q9}, [B0, :128], r5
+	vld1.32		{q10,q11}, [B0, :128], r5
+	vld1.32		{q12,q13}, [B0, :128], r5
+	vld1.32		{q14,q15}, [B0, :128]
+	vswp		q1, q4
+	vswp		q3, q6
+	add			B0, B0, #224
+	vmul.f32	q0, q0, q8
+	vmul.f32	q2, q2, q10
+	vmul.f32	q1, q1, q12
+	vmul.f32	q3, q3, q14
+	vmla.f32	q0, q4, q9
+	vmla.f32	q2, q6, q11
+	vmla.f32	q1, q5, q13
+	vmla.f32	q3, q7, q15
+	vld1.32		{q4,q5}, [WINDOW], r4
+	vld1.32		{q6,q7}, [WINDOW], r4
+	vld1.32		{q8,q9}, [WINDOW], r4
+	vld1.32		{q10,q11}, [B0, :128], r5
+	vld1.32		{q12,q13}, [B0, :128], r5
+	vld1.32		{q14,q15}, [B0, :128], r5
+	vswp		q5, q6
+	vswp		q11, q12
+	vmla.f32	q0, q4, q10
+	vmla.f32	q2, q5, q11
+	vmla.f32	q1, q8, q14
+	vld1.32		{q4,q5}, [WINDOW]
+	vld1.32		{q10,q11}, [B0, :128]
+	add			WINDOW, WINDOW, #96
+	sub			B0, B0, #96
+	vmla.f32	q3, q4, q10
+	vmla.f32	q0, q6, q12
+	vmla.f32	q2, q7, q13
+	vmla.f32	q1, q9, q15
+	vmla.f32	q3, q5, q11
+	vmov.i32	q4, #0x4b000000
+	vmvn.i32	q5, #0xb9000000
+	vorr.i32	q4, #0x00400000
+	vpadd.f32	d0, d0, d1
+	vpadd.f32	d4, d4, d5
+	vpadd.f32	d2, d2, d3
+	vpadd.f32	d6, d6, d7
+	vld1.32		{q6}, [sp, :128]
+	vpadd.f32	d0, d0, d4
+	vpadd.f32	d1, d2, d6
+
+	vadd.f32	q3, q0, q4
+	vacgt.f32	q5, q0, q5
+	vld2.16		{d4,d5}, [SAMPLES]
+	vshl.i32	q3, q3, #10
+	vqshrn.s32	d3, q3, #10
+	vshr.u32	q5, q5, #31
+	vst2.16		{d3,d5}, [SAMPLES]!
+	vadd.i32	q5, q5, q6
+	vst1.32		{q5}, [sp, :128]
+
+	subs		r3, r3, #1
+	bne			1b
+
+	vld1.32		{q0}, [sp, :128]
+	vpadd.i32	d0, d0, d1
+	vpadd.i32	d0, d0, d0
+	vmov.32		r0, d0[0]
+
+	mov			sp, r6
+	vpop		{q4-q7}
+	pop			{r4-r6, pc}
+
+NONEXEC_STACK
diff --git a/project/jni/mpg123/synth_neon_float.S b/project/jni/mpg123/synth_neon_float.S
new file mode 100644
index 000000000..2693ad7a2
--- /dev/null
+++ b/project/jni/mpg123/synth_neon_float.S
@@ -0,0 +1,159 @@
+/*
+	synth_neon_float: ARM NEON optimized synth (float output version)
+
+	copyright 1995-2010 by the mpg123 project - free software under the terms of the LGPL 2.1
+	see COPYING and AUTHORS files in distribution or http://mpg123.org
+	initially written by Taihei Monma
+*/
+
+#include "mangle.h"
+
+#define WINDOW r0
+#define B0 r1
+#define SAMPLES r2
+
+/*
+	int synth_1to1_real_neon_asm(real *window, real *b0, real *samples, int bo1);
+	return value: number of clipped samples (0)
+*/
+
+	.code 32
+#ifndef __APPLE__
+	.fpu neon
+#endif
+
+	.text
+	.globl ASM_NAME(synth_1to1_real_neon_asm)
+#ifdef __ELF__
+	.type ASM_NAME(synth_1to1_real_neon_asm), %function
+#endif
+	ALIGN4
+ASM_NAME(synth_1to1_real_neon_asm):
+	push		{r4-r5, lr}
+	vpush		{q4-q7}
+
+	add			WINDOW, WINDOW, #64
+	sub			WINDOW, WINDOW, r3, lsl #2
+
+	mov			r3, #4
+	mov			r4, #128
+	mov			r5, #64
+1:
+	vld1.32		{q0,q1}, [WINDOW], r4
+	vld1.32		{q2,q3}, [WINDOW], r4
+	vld1.32		{q4,q5}, [WINDOW], r4
+	vld1.32		{q6,q7}, [WINDOW]
+	sub			WINDOW, WINDOW, #352
+	vld1.32		{q8,q9}, [B0, :128], r5
+	vld1.32		{q10,q11}, [B0, :128], r5
+	vld1.32		{q12,q13}, [B0, :128], r5
+	vld1.32		{q14,q15}, [B0, :128]
+	vswp		q1, q4
+	vswp		q3, q6
+	sub			B0, B0, #160
+	vmul.f32	q0, q0, q8
+	vmul.f32	q2, q2, q10
+	vmul.f32	q1, q1, q12
+	vmul.f32	q3, q3, q14
+	vmla.f32	q0, q4, q9
+	vmla.f32	q2, q6, q11
+	vmla.f32	q1, q5, q13
+	vmla.f32	q3, q7, q15
+	vld1.32		{q4,q5}, [WINDOW], r4
+	vld1.32		{q6,q7}, [WINDOW], r4
+	vld1.32		{q8,q9}, [WINDOW], r4
+	vld1.32		{q10,q11}, [B0, :128], r5
+	vld1.32		{q12,q13}, [B0, :128], r5
+	vld1.32		{q14,q15}, [B0, :128], r5
+	vswp		q5, q6
+	vswp		q11, q12
+	vmla.f32	q0, q4, q10
+	vmla.f32	q2, q5, q11
+	vmla.f32	q1, q8, q14
+	vld1.32		{q4,q5}, [WINDOW]
+	vld1.32		{q10,q11}, [B0, :128]!
+	add			WINDOW, WINDOW, #96
+	vmla.f32	q3, q4, q10
+	vmla.f32	q0, q6, q12
+	vmla.f32	q2, q7, q13
+	vmla.f32	q1, q9, q15
+	vmla.f32	q3, q5, q11
+	vld2.32		{q4,q5}, [SAMPLES]
+	vpadd.f32	d0, d0, d1
+	vpadd.f32	d4, d4, d5
+	vpadd.f32	d2, d2, d3
+	vpadd.f32	d6, d6, d7
+	vpadd.f32	d0, d0, d4
+	vpadd.f32	d1, d2, d6
+
+	vmov.i32	q1, #0x38000000
+	vmul.f32	q4, q0, q1
+	vst2.32		{q4,q5}, [SAMPLES]!
+
+	subs		r3, r3, #1
+	bne			1b
+
+	mov			r3, #4
+	mov			r5, #-64
+1:
+	vld1.32		{q0,q1}, [WINDOW], r4
+	vld1.32		{q2,q3}, [WINDOW], r4
+	vld1.32		{q4,q5}, [WINDOW], r4
+	vld1.32		{q6,q7}, [WINDOW]
+	sub			WINDOW, WINDOW, #352
+	vld1.32		{q8,q9}, [B0, :128], r5
+	vld1.32		{q10,q11}, [B0, :128], r5
+	vld1.32		{q12,q13}, [B0, :128], r5
+	vld1.32		{q14,q15}, [B0, :128]
+	vswp		q1, q4
+	vswp		q3, q6
+	add			B0, B0, #224
+	vmul.f32	q0, q0, q8
+	vmul.f32	q2, q2, q10
+	vmul.f32	q1, q1, q12
+	vmul.f32	q3, q3, q14
+	vmla.f32	q0, q4, q9
+	vmla.f32	q2, q6, q11
+	vmla.f32	q1, q5, q13
+	vmla.f32	q3, q7, q15
+	vld1.32		{q4,q5}, [WINDOW], r4
+	vld1.32		{q6,q7}, [WINDOW], r4
+	vld1.32		{q8,q9}, [WINDOW], r4
+	vld1.32		{q10,q11}, [B0, :128], r5
+	vld1.32		{q12,q13}, [B0, :128], r5
+	vld1.32		{q14,q15}, [B0, :128], r5
+	vswp		q5, q6
+	vswp		q11, q12
+	vmla.f32	q0, q4, q10
+	vmla.f32	q2, q5, q11
+	vmla.f32	q1, q8, q14
+	vld1.32		{q4,q5}, [WINDOW]
+	vld1.32		{q10,q11}, [B0, :128]
+	add			WINDOW, WINDOW, #96
+	sub			B0, B0, #96
+	vmla.f32	q3, q4, q10
+	vmla.f32	q0, q6, q12
+	vmla.f32	q2, q7, q13
+	vmla.f32	q1, q9, q15
+	vmla.f32	q3, q5, q11
+	vld2.32		{q4,q5}, [SAMPLES]
+	vpadd.f32	d0, d0, d1
+	vpadd.f32	d4, d4, d5
+	vpadd.f32	d2, d2, d3
+	vpadd.f32	d6, d6, d7
+	vpadd.f32	d0, d0, d4
+	vpadd.f32	d1, d2, d6
+
+	vmov.i32	q1, #0x38000000
+	vmul.f32	q4, q0, q1
+	vst2.32		{q4,q5}, [SAMPLES]!
+
+	subs		r3, r3, #1
+	bne			1b
+
+	mov			r0, #0
+
+	vpop		{q4-q7}
+	pop			{r4-r5, pc}
+
+NONEXEC_STACK
diff --git a/project/jni/mpg123/synth_neon_s32.S b/project/jni/mpg123/synth_neon_s32.S
new file mode 100644
index 000000000..5b191bbd3
--- /dev/null
+++ b/project/jni/mpg123/synth_neon_s32.S
@@ -0,0 +1,178 @@
+/*
+	synth_neon_s32: ARM NEON optimized synth (32-bit output version)
+
+	copyright 1995-2010 by the mpg123 project - free software under the terms of the LGPL 2.1
+	see COPYING and AUTHORS files in distribution or http://mpg123.org
+	initially written by Taihei Monma
+*/
+
+#include "mangle.h"
+
+#define WINDOW r0
+#define B0 r1
+#define SAMPLES r2
+
+/*
+	int synth_1to1_s32_neon_asm(real *window, real *b0, int *samples, int bo1);
+	return value: number of clipped samples (0)
+*/
+
+	.code 32
+#ifndef __APPLE__
+	.fpu neon
+#endif
+
+	.text
+	.globl ASM_NAME(synth_1to1_s32_neon_asm)
+#ifdef __ELF__
+	.type ASM_NAME(synth_1to1_s32_neon_asm), %function
+#endif
+	ALIGN4
+ASM_NAME(synth_1to1_s32_neon_asm):
+	push		{r4-r6, lr}
+	vpush		{q4-q7}
+	mov			r6, sp
+	sub			sp, sp, #16
+	bic			sp, #0xff
+	
+	add			WINDOW, WINDOW, #64
+	sub			WINDOW, WINDOW, r3, lsl #2
+
+	mov			r3, #4
+	mov			r4, #128
+	mov			r5, #64
+1:
+	vld1.32		{q0,q1}, [WINDOW], r4
+	vld1.32		{q2,q3}, [WINDOW], r4
+	vld1.32		{q4,q5}, [WINDOW], r4
+	vld1.32		{q6,q7}, [WINDOW]
+	sub			WINDOW, WINDOW, #352
+	vld1.32		{q8,q9}, [B0, :128], r5
+	vld1.32		{q10,q11}, [B0, :128], r5
+	vld1.32		{q12,q13}, [B0, :128], r5
+	vld1.32		{q14,q15}, [B0, :128]
+	vswp		q1, q4
+	vswp		q3, q6
+	sub			B0, B0, #160
+	vmul.f32	q0, q0, q8
+	vmul.f32	q2, q2, q10
+	vmul.f32	q1, q1, q12
+	vmul.f32	q3, q3, q14
+	vmla.f32	q0, q4, q9
+	vmla.f32	q2, q6, q11
+	vmla.f32	q1, q5, q13
+	vmla.f32	q3, q7, q15
+	vld1.32		{q4,q5}, [WINDOW], r4
+	vld1.32		{q6,q7}, [WINDOW], r4
+	vld1.32		{q8,q9}, [WINDOW], r4
+	vld1.32		{q10,q11}, [B0, :128], r5
+	vld1.32		{q12,q13}, [B0, :128], r5
+	vld1.32		{q14,q15}, [B0, :128], r5
+	vswp		q5, q6
+	vswp		q11, q12
+	vmla.f32	q0, q4, q10
+	vmla.f32	q2, q5, q11
+	vmla.f32	q1, q8, q14
+	vld1.32		{q4,q5}, [WINDOW]
+	vld1.32		{q10,q11}, [B0, :128]!
+	add			WINDOW, WINDOW, #96
+	vmla.f32	q3, q4, q10
+	vmla.f32	q0, q6, q12
+	vmla.f32	q2, q7, q13
+	vmla.f32	q1, q9, q15
+	vmla.f32	q3, q5, q11
+	vmvn.i32	q5, #0xb9000000
+	vpadd.f32	d0, d0, d1
+	vpadd.f32	d4, d4, d5
+	vpadd.f32	d2, d2, d3
+	vpadd.f32	d6, d6, d7
+	vld1.32		{q6}, [sp, :128]
+	vpadd.f32	d0, d0, d4
+	vpadd.f32	d1, d2, d6
+
+	vcvt.s32.f32	q3, q0, #16
+	vacgt.f32	q5, q0, q5
+	vld2.32		{q1,q2}, [SAMPLES]
+	vshr.u32	q5, q5, #31
+	vmov		q1, q3
+	vst2.32		{q1,q2}, [SAMPLES]!
+	vadd.i32	q5, q5, q6
+	vst1.32		{q5}, [sp, :128]
+
+	subs		r3, r3, #1
+	bne			1b
+
+	mov			r3, #4
+	mov			r5, #-64
+1:
+	vld1.32		{q0,q1}, [WINDOW], r4
+	vld1.32		{q2,q3}, [WINDOW], r4
+	vld1.32		{q4,q5}, [WINDOW], r4
+	vld1.32		{q6,q7}, [WINDOW]
+	sub			WINDOW, WINDOW, #352
+	vld1.32		{q8,q9}, [B0, :128], r5
+	vld1.32		{q10,q11}, [B0, :128], r5
+	vld1.32		{q12,q13}, [B0, :128], r5
+	vld1.32		{q14,q15}, [B0, :128]
+	vswp		q1, q4
+	vswp		q3, q6
+	add			B0, B0, #224
+	vmul.f32	q0, q0, q8
+	vmul.f32	q2, q2, q10
+	vmul.f32	q1, q1, q12
+	vmul.f32	q3, q3, q14
+	vmla.f32	q0, q4, q9
+	vmla.f32	q2, q6, q11
+	vmla.f32	q1, q5, q13
+	vmla.f32	q3, q7, q15
+	vld1.32		{q4,q5}, [WINDOW], r4
+	vld1.32		{q6,q7}, [WINDOW], r4
+	vld1.32		{q8,q9}, [WINDOW], r4
+	vld1.32		{q10,q11}, [B0, :128], r5
+	vld1.32		{q12,q13}, [B0, :128], r5
+	vld1.32		{q14,q15}, [B0, :128], r5
+	vswp		q5, q6
+	vswp		q11, q12
+	vmla.f32	q0, q4, q10
+	vmla.f32	q2, q5, q11
+	vmla.f32	q1, q8, q14
+	vld1.32		{q4,q5}, [WINDOW]
+	vld1.32		{q10,q11}, [B0, :128]
+	add			WINDOW, WINDOW, #96
+	sub			B0, B0, #96
+	vmla.f32	q3, q4, q10
+	vmla.f32	q0, q6, q12
+	vmla.f32	q2, q7, q13
+	vmla.f32	q1, q9, q15
+	vmla.f32	q3, q5, q11
+	vmvn.i32	q5, #0xb9000000
+	vpadd.f32	d0, d0, d1
+	vpadd.f32	d4, d4, d5
+	vpadd.f32	d2, d2, d3
+	vpadd.f32	d6, d6, d7
+	vld1.32		{q6}, [sp, :128]
+	vpadd.f32	d0, d0, d4
+	vpadd.f32	d1, d2, d6
+
+	vcvt.s32.f32	q3, q0, #16
+	vacgt.f32	q5, q0, q5
+	vld2.32		{q1,q2}, [SAMPLES]
+	vshr.u32	q5, q5, #31
+	vmov		q1, q3
+	vst2.32		{q1,q2}, [SAMPLES]!
+	vadd.i32	q5, q5, q6
+	vst1.32		{q5}, [sp, :128]
+
+	subs		r3, r3, #1
+	bne			1b
+
+	vld1.32		{q0}, [sp, :128]
+	vpadd.i32	d0, d0, d1
+	vpadd.i32	d0, d0, d0
+	vmov.32		r0, d0[0]
+
+	mov			sp, r6
+	vpop		{q4-q7}
+	pop			{r4-r6, pc}
+
+NONEXEC_STACK
diff --git a/project/jni/mpg123/synth_stereo_neon.S b/project/jni/mpg123/synth_stereo_neon.S
new file mode 100644
index 000000000..e955c60e4
--- /dev/null
+++ b/project/jni/mpg123/synth_stereo_neon.S
@@ -0,0 +1,185 @@
+/*
+	synth_stereo_neon: ARM NEON optimized synth (stereo specific version)
+
+	copyright 1995-2010 by the mpg123 project - free software under the terms of the LGPL 2.1
+	see COPYING and AUTHORS files in distribution or http://mpg123.org
+	initially written by Taihei Monma
+*/
+
+#include "mangle.h"
+
+#define WINDOW r0
+#define B0L r1
+#define B0R r2
+#define SAMPLES r3
+
+/*
+	int synth_1to1_s_neon_asm(short *window, short *b0l, short *b0r, short *samples, int bo1);
+	return value: number of clipped samples
+*/
+
+	.code 32
+#ifndef __APPLE__
+	.fpu neon
+#endif
+
+	.text
+	.globl ASM_NAME(synth_1to1_s_neon_asm)
+#ifdef __ELF__
+	.type ASM_NAME(synth_1to1_s_neon_asm), %function
+#endif
+	ALIGN4
+ASM_NAME(synth_1to1_s_neon_asm):
+	push		{r4-r6, lr}
+	vpush		{q4-q7}
+
+	ldr			r4, [sp, #80]
+	add			WINDOW, WINDOW, #32
+	sub			WINDOW, WINDOW, r4, lsl #1
+
+	mov			r4, #4
+	mov			r5, #64
+1:
+	vld1.16		{d0-d3}, [WINDOW], r5
+	vld1.16		{d4-d7}, [WINDOW], r5
+	vld1.16		{d8-d11}, [B0L, :128]!
+	vld1.16		{d12-d15}, [B0R, :128]!
+	vld1.16		{d16-d19}, [B0L, :128]!
+	vld1.16		{d20-d23}, [B0R, :128]!
+	
+	vmull.s16	q12, d0, d8
+	vmull.s16	q13, d0, d12
+	vmull.s16	q14, d4, d16
+	vmull.s16	q15, d4, d20
+	vmlal.s16	q12, d1, d9
+	vmlal.s16	q13, d1, d13
+	vmlal.s16	q14, d5, d17
+	vmlal.s16	q15, d5, d21
+	vmlal.s16	q12, d2, d10
+	vmlal.s16	q13, d2, d14
+	vmlal.s16	q14, d6, d18
+	vmlal.s16	q15, d6, d22
+	vmlal.s16	q12, d3, d11
+	vmlal.s16	q13, d3, d15
+	vmlal.s16	q14, d7, d19
+	vmlal.s16	q15, d7, d23
+	vpadd.i32	d24, d24, d25
+	vpadd.i32	d26, d26, d27
+	vpadd.i32	d28, d28, d29
+	vpadd.i32	d30, d30, d31
+	vpadd.i32	d24, d24, d26
+	vpadd.i32	d25, d28, d30
+	vqrshrn.s32	d0, q12, #13
+	vst1.16		{d0}, [SAMPLES]!
+	
+	vld1.16		{d0-d3}, [WINDOW], r5
+	vld1.16		{d4-d7}, [WINDOW], r5
+	vld1.16		{d8-d11}, [B0L, :128]!
+	vld1.16		{d12-d15}, [B0R, :128]!
+	vld1.16		{d16-d19}, [B0L, :128]!
+	vld1.16		{d20-d23}, [B0R, :128]!
+	
+	vmull.s16	q12, d0, d8
+	vmull.s16	q13, d0, d12
+	vmull.s16	q14, d4, d16
+	vmull.s16	q15, d4, d20
+	vmlal.s16	q12, d1, d9
+	vmlal.s16	q13, d1, d13
+	vmlal.s16	q14, d5, d17
+	vmlal.s16	q15, d5, d21
+	vmlal.s16	q12, d2, d10
+	vmlal.s16	q13, d2, d14
+	vmlal.s16	q14, d6, d18
+	vmlal.s16	q15, d6, d22
+	vmlal.s16	q12, d3, d11
+	vmlal.s16	q13, d3, d15
+	vmlal.s16	q14, d7, d19
+	vmlal.s16	q15, d7, d23
+	vpadd.i32	d24, d24, d25
+	vpadd.i32	d26, d26, d27
+	vpadd.i32	d28, d28, d29
+	vpadd.i32	d30, d30, d31
+	vpadd.i32	d24, d24, d26
+	vpadd.i32	d25, d28, d30
+	vqrshrn.s32	d0, q12, #13
+	vst1.16		{d0}, [SAMPLES]!
+
+	subs		r4, r4, #1
+	bne			1b
+
+	mov			r4, #4
+	mov			r6, #-32
+1:
+	vld1.16		{d0-d3}, [WINDOW], r5
+	vld1.16		{d4-d7}, [WINDOW], r5
+	vld1.16		{d8-d11}, [B0L, :128], r6
+	vld1.16		{d12-d15}, [B0R, :128], r6
+	vld1.16		{d16-d19}, [B0L, :128], r6
+	vld1.16		{d20-d23}, [B0R, :128], r6
+	
+	vmull.s16	q12, d0, d8
+	vmull.s16	q13, d0, d12
+	vmull.s16	q14, d4, d16
+	vmull.s16	q15, d4, d20
+	vmlal.s16	q12, d1, d9
+	vmlal.s16	q13, d1, d13
+	vmlal.s16	q14, d5, d17
+	vmlal.s16	q15, d5, d21
+	vmlal.s16	q12, d2, d10
+	vmlal.s16	q13, d2, d14
+	vmlal.s16	q14, d6, d18
+	vmlal.s16	q15, d6, d22
+	vmlal.s16	q12, d3, d11
+	vmlal.s16	q13, d3, d15
+	vmlal.s16	q14, d7, d19
+	vmlal.s16	q15, d7, d23
+	vpadd.i32	d24, d24, d25
+	vpadd.i32	d26, d26, d27
+	vpadd.i32	d28, d28, d29
+	vpadd.i32	d30, d30, d31
+	vpadd.i32	d24, d24, d26
+	vpadd.i32	d25, d28, d30
+	vqrshrn.s32	d0, q12, #13
+	vst1.16		{d0}, [SAMPLES]!
+	
+	vld1.16		{d0-d3}, [WINDOW], r5
+	vld1.16		{d4-d7}, [WINDOW], r5
+	vld1.16		{d8-d11}, [B0L, :128], r6
+	vld1.16		{d12-d15}, [B0R, :128], r6
+	vld1.16		{d16-d19}, [B0L, :128], r6
+	vld1.16		{d20-d23}, [B0R, :128], r6
+	
+	vmull.s16	q12, d0, d8
+	vmull.s16	q13, d0, d12
+	vmull.s16	q14, d4, d16
+	vmull.s16	q15, d4, d20
+	vmlal.s16	q12, d1, d9
+	vmlal.s16	q13, d1, d13
+	vmlal.s16	q14, d5, d17
+	vmlal.s16	q15, d5, d21
+	vmlal.s16	q12, d2, d10
+	vmlal.s16	q13, d2, d14
+	vmlal.s16	q14, d6, d18
+	vmlal.s16	q15, d6, d22
+	vmlal.s16	q12, d3, d11
+	vmlal.s16	q13, d3, d15
+	vmlal.s16	q14, d7, d19
+	vmlal.s16	q15, d7, d23
+	vpadd.i32	d24, d24, d25
+	vpadd.i32	d26, d26, d27
+	vpadd.i32	d28, d28, d29
+	vpadd.i32	d30, d30, d31
+	vpadd.i32	d24, d24, d26
+	vpadd.i32	d25, d28, d30
+	vqrshrn.s32	d0, q12, #13
+	vst1.16		{d0}, [SAMPLES]!
+
+	subs		r4, r4, #1
+	bne			1b
+
+	mov			r0, #0
+
+	vpop		{q4-q7}
+	pop			{r4-r6, pc}
+
+NONEXEC_STACK
diff --git a/project/jni/mpg123/synth_stereo_neon_accurate.S b/project/jni/mpg123/synth_stereo_neon_accurate.S
new file mode 100644
index 000000000..37a051c83
--- /dev/null
+++ b/project/jni/mpg123/synth_stereo_neon_accurate.S
@@ -0,0 +1,272 @@
+/*
+	synth_stereo_neon_accurate: ARM NEON optimized synth (stereo specific, MPEG compliant 16-bit output version)
+
+	copyright 1995-2010 by the mpg123 project - free software under the terms of the LGPL 2.1
+	see COPYING and AUTHORS files in distribution or http://mpg123.org
+	initially written by Taihei Monma
+*/
+
+#include "mangle.h"
+
+#define WINDOW r0
+#define B0L r1
+#define B0R r2
+#define SAMPLES r3
+
+/*
+	int synth_1to1_s_neon_accurate_asm(real *window, real *b0l, real *b0r, real *samples, int bo1);
+	return value: number of clipped samples
+*/
+
+	.code 32
+#ifndef __APPLE__
+	.fpu neon
+#endif
+
+	.text
+	.globl ASM_NAME(synth_1to1_s_neon_accurate_asm)
+#ifdef __ELF__
+	.type ASM_NAME(synth_1to1_s_neon_accurate_asm), %function
+#endif
+ASM_NAME(synth_1to1_s_neon_accurate_asm):
+	push		{r4-r7, lr}
+	vpush		{q4-q7}
+	ldr			r4, [sp, #84]
+	mov			r7, sp
+	sub			sp, sp, #16
+	bic			sp, #0xff
+	
+	add			WINDOW, WINDOW, #64
+	sub			WINDOW, WINDOW, r4, lsl #2
+
+	mov			r4, #4
+	mov			r5, #128
+	mov			r6, #64
+1:
+	vld1.32		{q0,q1}, [WINDOW], r5
+	vld1.32		{q2,q3}, [WINDOW]
+	vld1.32		{q4,q5}, [B0L, :128], r6
+	vld1.32		{q6,q7}, [B0R, :128], r6
+	vld1.32		{q8,q9}, [B0L, :128]
+	vld1.32		{q10,q11}, [B0R, :128]
+	vmul.f32	q12, q0, q4
+	vmul.f32	q13, q0, q6
+	vmul.f32	q14, q2, q8
+	vmul.f32	q15, q2, q10
+	vmla.f32	q12, q1, q5
+	vmla.f32	q13, q1, q7
+	vmla.f32	q14, q3, q9
+	vmla.f32	q15, q3, q11
+	sub			WINDOW, WINDOW, #96
+	sub			B0L, B0L, #32
+	sub			B0R, B0R, #32
+	vld1.32		{q0,q1}, [WINDOW], r5
+	vld1.32		{q2,q3}, [WINDOW]
+	vld1.32		{q4,q5}, [B0L, :128], r6
+	vld1.32		{q6,q7}, [B0R, :128], r6
+	vld1.32		{q8,q9}, [B0L, :128]!
+	vld1.32		{q10,q11}, [B0R, :128]!
+	vmla.f32	q12, q0, q4
+	vmla.f32	q13, q0, q6
+	vmla.f32	q14, q2, q8
+	vmla.f32	q15, q2, q10
+	add			WINDOW, WINDOW, #96
+	vmla.f32	q12, q1, q5
+	vmla.f32	q13, q1, q7
+	vmla.f32	q14, q3, q9
+	vmla.f32	q15, q3, q11
+
+	vld1.32		{q0,q1}, [WINDOW], r5
+	vld1.32		{q2,q3}, [WINDOW]
+	vld1.32		{q4,q5}, [B0L, :128], r6
+	vld1.32		{q6,q7}, [B0R, :128], r6
+	vld1.32		{q8,q9}, [B0L, :128]
+	vld1.32		{q10,q11}, [B0R, :128]
+	vpadd.f32	d24, d24, d25
+	vpadd.f32	d25, d26, d27
+	vpadd.f32	d26, d28, d29
+	vpadd.f32	d27, d30, d31
+	vmov.i32	q15, #0x4b000000
+	vmvn.i32	q14, #0xb9000000
+	vorr.i32	q15, #0x00400000
+	vpadd.f32	d24, d24, d25
+	vpadd.f32	d25, d26, d27
+	vacgt.f32	q14, q12, q14
+	vadd.f32	q13, q12, q15
+	vld1.32		{q15}, [sp, :128]
+	vshr.u32	q14, q14, #31
+	vshl.i32	q13, q13, #10
+	vadd.i32	q14, q14, q15
+	vqshrn.s32	d26, q13, #10
+	vst1.32		{q14}, [sp, :128]
+	vst1.16		{d26}, [SAMPLES]!
+	vmul.f32	q12, q0, q4
+	vmul.f32	q13, q0, q6
+	vmul.f32	q14, q2, q8
+	vmul.f32	q15, q2, q10
+	vmla.f32	q12, q1, q5
+	vmla.f32	q13, q1, q7
+	vmla.f32	q14, q3, q9
+	vmla.f32	q15, q3, q11
+	sub			WINDOW, WINDOW, #96
+	sub			B0L, B0L, #32
+	sub			B0R, B0R, #32
+	vld1.32		{q0,q1}, [WINDOW], r5
+	vld1.32		{q2,q3}, [WINDOW]
+	vld1.32		{q4,q5}, [B0L, :128], r6
+	vld1.32		{q6,q7}, [B0R, :128], r6
+	vld1.32		{q8,q9}, [B0L, :128]!
+	vld1.32		{q10,q11}, [B0R, :128]!
+	vmla.f32	q12, q0, q4
+	vmla.f32	q13, q0, q6
+	vmla.f32	q14, q2, q8
+	vmla.f32	q15, q2, q10
+	add			WINDOW, WINDOW, #96
+	vmla.f32	q12, q1, q5
+	vmla.f32	q13, q1, q7
+	vmla.f32	q14, q3, q9
+	vmla.f32	q15, q3, q11
+	vpadd.f32	d24, d24, d25
+	vpadd.f32	d25, d26, d27
+	vpadd.f32	d26, d28, d29
+	vpadd.f32	d27, d30, d31
+	vmov.i32	q15, #0x4b000000
+	vmvn.i32	q14, #0xb9000000
+	vorr.i32	q15, #0x00400000
+	vpadd.f32	d24, d24, d25
+	vpadd.f32	d25, d26, d27
+	vacgt.f32	q14, q12, q14
+	vadd.f32	q13, q12, q15
+	vld1.32		{q15}, [sp, :128]
+	vshr.u32	q14, q14, #31
+	vshl.i32	q13, q13, #10
+	vadd.i32	q14, q14, q15
+	vqshrn.s32	d26, q13, #10
+	vst1.32		{q14}, [sp, :128]
+	vst1.16		{d26}, [SAMPLES]!
+
+	subs		r4, r4, #1
+	bne			1b
+
+	mov			r4, #4
+	mov			r6, #-64
+1:
+	vld1.32		{q0,q1}, [WINDOW], r5
+	vld1.32		{q2,q3}, [WINDOW]
+	vld1.32		{q4,q5}, [B0L, :128], r6
+	vld1.32		{q6,q7}, [B0R, :128], r6
+	vld1.32		{q8,q9}, [B0L, :128]
+	vld1.32		{q10,q11}, [B0R, :128]
+	vmul.f32	q12, q0, q4
+	vmul.f32	q13, q0, q6
+	vmul.f32	q14, q2, q8
+	vmul.f32	q15, q2, q10
+	vmla.f32	q12, q1, q5
+	vmla.f32	q13, q1, q7
+	vmla.f32	q14, q3, q9
+	vmla.f32	q15, q3, q11
+	sub			WINDOW, WINDOW, #96
+	add			B0L, B0L, #96
+	add			B0R, B0R, #96
+	vld1.32		{q0,q1}, [WINDOW], r5
+	vld1.32		{q2,q3}, [WINDOW]
+	vld1.32		{q4,q5}, [B0L, :128], r6
+	vld1.32		{q6,q7}, [B0R, :128], r6
+	vld1.32		{q8,q9}, [B0L, :128]
+	vld1.32		{q10,q11}, [B0R, :128]
+	vmla.f32	q12, q0, q4
+	vmla.f32	q13, q0, q6
+	vmla.f32	q14, q2, q8
+	vmla.f32	q15, q2, q10
+	add			WINDOW, WINDOW, #96
+	sub			B0L, B0L, #96
+	sub			B0R, B0R, #96
+	vmla.f32	q12, q1, q5
+	vmla.f32	q13, q1, q7
+	vmla.f32	q14, q3, q9
+	vmla.f32	q15, q3, q11
+
+	vld1.32		{q0,q1}, [WINDOW], r5
+	vld1.32		{q2,q3}, [WINDOW]
+	vld1.32		{q4,q5}, [B0L, :128], r6
+	vld1.32		{q6,q7}, [B0R, :128], r6
+	vld1.32		{q8,q9}, [B0L, :128]
+	vld1.32		{q10,q11}, [B0R, :128]
+	vpadd.f32	d24, d24, d25
+	vpadd.f32	d25, d26, d27
+	vpadd.f32	d26, d28, d29
+	vpadd.f32	d27, d30, d31
+	vmov.i32	q15, #0x4b000000
+	vmvn.i32	q14, #0xb9000000
+	vorr.i32	q15, #0x00400000
+	vpadd.f32	d24, d24, d25
+	vpadd.f32	d25, d26, d27
+	vacgt.f32	q14, q12, q14
+	vadd.f32	q13, q12, q15
+	vld1.32		{q15}, [sp, :128]
+	vshr.u32	q14, q14, #31
+	vshl.i32	q13, q13, #10
+	vadd.i32	q14, q14, q15
+	vqshrn.s32	d26, q13, #10
+	vst1.32		{q14}, [sp, :128]
+	vst1.16		{d26}, [SAMPLES]!
+	vmul.f32	q12, q0, q4
+	vmul.f32	q13, q0, q6
+	vmul.f32	q14, q2, q8
+	vmul.f32	q15, q2, q10
+	vmla.f32	q12, q1, q5
+	vmla.f32	q13, q1, q7
+	vmla.f32	q14, q3, q9
+	vmla.f32	q15, q3, q11
+	sub			WINDOW, WINDOW, #96
+	add			B0L, B0L, #96
+	add			B0R, B0R, #96
+	vld1.32		{q0,q1}, [WINDOW], r5
+	vld1.32		{q2,q3}, [WINDOW]
+	vld1.32		{q4,q5}, [B0L, :128], r6
+	vld1.32		{q6,q7}, [B0R, :128], r6
+	vld1.32		{q8,q9}, [B0L, :128]
+	vld1.32		{q10,q11}, [B0R, :128]
+	vmla.f32	q12, q0, q4
+	vmla.f32	q13, q0, q6
+	vmla.f32	q14, q2, q8
+	vmla.f32	q15, q2, q10
+	add			WINDOW, WINDOW, #96
+	sub			B0L, B0L, #96
+	sub			B0R, B0R, #96
+	vmla.f32	q12, q1, q5
+	vmla.f32	q13, q1, q7
+	vmla.f32	q14, q3, q9
+	vmla.f32	q15, q3, q11
+	vpadd.f32	d24, d24, d25
+	vpadd.f32	d25, d26, d27
+	vpadd.f32	d26, d28, d29
+	vpadd.f32	d27, d30, d31
+	vmov.i32	q15, #0x4b000000
+	vmvn.i32	q14, #0xb9000000
+	vorr.i32	q15, #0x00400000
+	vpadd.f32	d24, d24, d25
+	vpadd.f32	d25, d26, d27
+	vacgt.f32	q14, q12, q14
+	vadd.f32	q13, q12, q15
+	vld1.32		{q15}, [sp, :128]
+	vshr.u32	q14, q14, #31
+	vshl.i32	q13, q13, #10
+	vadd.i32	q14, q14, q15
+	vqshrn.s32	d26, q13, #10
+	vst1.32		{q14}, [sp, :128]
+	vst1.16		{d26}, [SAMPLES]!
+
+	subs		r4, r4, #1
+	bne			1b
+
+	vld1.32		{q0}, [sp, :128]
+	vpadd.i32	d0, d0, d1
+	vpadd.i32	d0, d0, d0
+	vmov.32		r0, d0[0]
+
+	mov			sp, r7
+	vpop		{q4-q7}
+	pop			{r4-r7, pc}
+
+NONEXEC_STACK
diff --git a/project/jni/mpg123/synth_stereo_neon_float.S b/project/jni/mpg123/synth_stereo_neon_float.S
new file mode 100644
index 000000000..4e030876c
--- /dev/null
+++ b/project/jni/mpg123/synth_stereo_neon_float.S
@@ -0,0 +1,230 @@
+/*
+	synth_stereo_neon_float: ARM NEON optimized synth (stereo specific, float output version)
+
+	copyright 1995-2010 by the mpg123 project - free software under the terms of the LGPL 2.1
+	see COPYING and AUTHORS files in distribution or http://mpg123.org
+	initially written by Taihei Monma
+*/
+
+#include "mangle.h"
+
+#define WINDOW r0
+#define B0L r1
+#define B0R r2
+#define SAMPLES r3
+
+/*
+	int synth_1to1_real_s_neon_asm(real *window, real *b0l, real *b0r, real *samples, int bo1);
+	return value: number of clipped samples (0)
+*/
+
+	.code 32
+#ifndef __APPLE__
+	.fpu neon
+#endif
+
+	.text
+	.globl ASM_NAME(synth_1to1_real_s_neon_asm)
+#ifdef __ELF__
+	.type ASM_NAME(synth_1to1_real_s_neon_asm), %function
+#endif
+	ALIGN4
+ASM_NAME(synth_1to1_real_s_neon_asm):
+	push		{r4-r6, lr}
+	vpush		{q4-q7}
+
+	ldr			r4, [sp, #80]
+	add			WINDOW, WINDOW, #64
+	sub			WINDOW, WINDOW, r4, lsl #2
+
+	mov			r4, #4
+	mov			r5, #128
+	mov			r6, #64
+1:
+	vld1.32		{q0,q1}, [WINDOW], r5
+	vld1.32		{q2,q3}, [WINDOW]
+	vld1.32		{q4,q5}, [B0L, :128], r6
+	vld1.32		{q6,q7}, [B0R, :128], r6
+	vld1.32		{q8,q9}, [B0L, :128]
+	vld1.32		{q10,q11}, [B0R, :128]
+	vmul.f32	q12, q0, q4
+	vmul.f32	q13, q0, q6
+	vmul.f32	q14, q2, q8
+	vmul.f32	q15, q2, q10
+	vmla.f32	q12, q1, q5
+	vmla.f32	q13, q1, q7
+	vmla.f32	q14, q3, q9
+	vmla.f32	q15, q3, q11
+	sub			WINDOW, WINDOW, #96
+	sub			B0L, B0L, #32
+	sub			B0R, B0R, #32
+	vld1.32		{q0,q1}, [WINDOW], r5
+	vld1.32		{q2,q3}, [WINDOW]
+	vld1.32		{q4,q5}, [B0L, :128], r6
+	vld1.32		{q6,q7}, [B0R, :128], r6
+	vld1.32		{q8,q9}, [B0L, :128]!
+	vld1.32		{q10,q11}, [B0R, :128]!
+	vmla.f32	q12, q0, q4
+	vmla.f32	q13, q0, q6
+	vmla.f32	q14, q2, q8
+	vmla.f32	q15, q2, q10
+	add			WINDOW, WINDOW, #96
+	vmla.f32	q12, q1, q5
+	vmla.f32	q13, q1, q7
+	vmla.f32	q14, q3, q9
+	vmla.f32	q15, q3, q11
+
+	vld1.32		{q0,q1}, [WINDOW], r5
+	vld1.32		{q2,q3}, [WINDOW]
+	vld1.32		{q4,q5}, [B0L, :128], r6
+	vld1.32		{q6,q7}, [B0R, :128], r6
+	vld1.32		{q8,q9}, [B0L, :128]
+	vld1.32		{q10,q11}, [B0R, :128]
+	vpadd.f32	d24, d24, d25
+	vpadd.f32	d25, d26, d27
+	vpadd.f32	d26, d28, d29
+	vpadd.f32	d27, d30, d31
+	vmov.i32	q14, #0x38000000
+	vpadd.f32	d24, d24, d25
+	vpadd.f32	d25, d26, d27
+	vmul.f32	q15, q12, q14
+	vmul.f32	q12, q0, q4
+	vmul.f32	q13, q0, q6
+	vmul.f32	q14, q2, q8
+	vst1.32		{q15}, [SAMPLES]!
+	vmul.f32	q15, q2, q10
+	vmla.f32	q12, q1, q5
+	vmla.f32	q13, q1, q7
+	vmla.f32	q14, q3, q9
+	vmla.f32	q15, q3, q11
+	sub			WINDOW, WINDOW, #96
+	sub			B0L, B0L, #32
+	sub			B0R, B0R, #32
+	vld1.32		{q0,q1}, [WINDOW], r5
+	vld1.32		{q2,q3}, [WINDOW]
+	vld1.32		{q4,q5}, [B0L, :128], r6
+	vld1.32		{q6,q7}, [B0R, :128], r6
+	vld1.32		{q8,q9}, [B0L, :128]!
+	vld1.32		{q10,q11}, [B0R, :128]!
+	vmla.f32	q12, q0, q4
+	vmla.f32	q13, q0, q6
+	vmla.f32	q14, q2, q8
+	vmla.f32	q15, q2, q10
+	add			WINDOW, WINDOW, #96
+	vmla.f32	q12, q1, q5
+	vmla.f32	q13, q1, q7
+	vmla.f32	q14, q3, q9
+	vmla.f32	q15, q3, q11
+	vpadd.f32	d24, d24, d25
+	vpadd.f32	d25, d26, d27
+	vpadd.f32	d26, d28, d29
+	vpadd.f32	d27, d30, d31
+	vmov.i32	q14, #0x38000000
+	vpadd.f32	d24, d24, d25
+	vpadd.f32	d25, d26, d27
+	vmul.f32	q12, q12, q14
+	vst1.32		{q12}, [SAMPLES]!
+
+	subs		r4, r4, #1
+	bne			1b
+
+	mov			r4, #4
+	mov			r6, #-64
+1:
+	vld1.32		{q0,q1}, [WINDOW], r5
+	vld1.32		{q2,q3}, [WINDOW]
+	vld1.32		{q4,q5}, [B0L, :128], r6
+	vld1.32		{q6,q7}, [B0R, :128], r6
+	vld1.32		{q8,q9}, [B0L, :128]
+	vld1.32		{q10,q11}, [B0R, :128]
+	vmul.f32	q12, q0, q4
+	vmul.f32	q13, q0, q6
+	vmul.f32	q14, q2, q8
+	vmul.f32	q15, q2, q10
+	vmla.f32	q12, q1, q5
+	vmla.f32	q13, q1, q7
+	vmla.f32	q14, q3, q9
+	vmla.f32	q15, q3, q11
+	sub			WINDOW, WINDOW, #96
+	add			B0L, B0L, #96
+	add			B0R, B0R, #96
+	vld1.32		{q0,q1}, [WINDOW], r5
+	vld1.32		{q2,q3}, [WINDOW]
+	vld1.32		{q4,q5}, [B0L, :128], r6
+	vld1.32		{q6,q7}, [B0R, :128], r6
+	vld1.32		{q8,q9}, [B0L, :128]
+	vld1.32		{q10,q11}, [B0R, :128]
+	vmla.f32	q12, q0, q4
+	vmla.f32	q13, q0, q6
+	vmla.f32	q14, q2, q8
+	vmla.f32	q15, q2, q10
+	add			WINDOW, WINDOW, #96
+	sub			B0L, B0L, #96
+	sub			B0R, B0R, #96
+	vmla.f32	q12, q1, q5
+	vmla.f32	q13, q1, q7
+	vmla.f32	q14, q3, q9
+	vmla.f32	q15, q3, q11
+
+	vld1.32		{q0,q1}, [WINDOW], r5
+	vld1.32		{q2,q3}, [WINDOW]
+	vld1.32		{q4,q5}, [B0L, :128], r6
+	vld1.32		{q6,q7}, [B0R, :128], r6
+	vld1.32		{q8,q9}, [B0L, :128]
+	vld1.32		{q10,q11}, [B0R, :128]
+	vpadd.f32	d24, d24, d25
+	vpadd.f32	d25, d26, d27
+	vpadd.f32	d26, d28, d29
+	vpadd.f32	d27, d30, d31
+	vmov.i32	q14, #0x38000000
+	vpadd.f32	d24, d24, d25
+	vpadd.f32	d25, d26, d27
+	vmul.f32	q15, q12, q14
+	vmul.f32	q12, q0, q4
+	vmul.f32	q13, q0, q6
+	vmul.f32	q14, q2, q8
+	vst1.32		{q15}, [SAMPLES]!
+	vmul.f32	q15, q2, q10
+	vmla.f32	q12, q1, q5
+	vmla.f32	q13, q1, q7
+	vmla.f32	q14, q3, q9
+	vmla.f32	q15, q3, q11
+	sub			WINDOW, WINDOW, #96
+	add			B0L, B0L, #96
+	add			B0R, B0R, #96
+	vld1.32		{q0,q1}, [WINDOW], r5
+	vld1.32		{q2,q3}, [WINDOW]
+	vld1.32		{q4,q5}, [B0L, :128], r6
+	vld1.32		{q6,q7}, [B0R, :128], r6
+	vld1.32		{q8,q9}, [B0L, :128]
+	vld1.32		{q10,q11}, [B0R, :128]
+	vmla.f32	q12, q0, q4
+	vmla.f32	q13, q0, q6
+	vmla.f32	q14, q2, q8
+	vmla.f32	q15, q2, q10
+	add			WINDOW, WINDOW, #96
+	sub			B0L, B0L, #96
+	sub			B0R, B0R, #96
+	vmla.f32	q12, q1, q5
+	vmla.f32	q13, q1, q7
+	vmla.f32	q14, q3, q9
+	vmla.f32	q15, q3, q11
+	vpadd.f32	d24, d24, d25
+	vpadd.f32	d25, d26, d27
+	vpadd.f32	d26, d28, d29
+	vpadd.f32	d27, d30, d31
+	vmov.i32	q14, #0x38000000
+	vpadd.f32	d24, d24, d25
+	vpadd.f32	d25, d26, d27
+	vmul.f32	q12, q12, q14
+	vst1.32		{q12}, [SAMPLES]!
+
+	subs		r4, r4, #1
+	bne			1b
+
+	mov			r0, #0
+
+	vpop		{q4-q7}
+	pop			{r4-r6, pc}
+
+NONEXEC_STACK
diff --git a/project/jni/mpg123/synth_stereo_neon_s32.S b/project/jni/mpg123/synth_stereo_neon_s32.S
new file mode 100644
index 000000000..41b701394
--- /dev/null
+++ b/project/jni/mpg123/synth_stereo_neon_s32.S
@@ -0,0 +1,257 @@
+/*
+	synth_stereo_neon_s32: ARM NEON optimized synth (stereo specific, 32-bit output version)
+
+	copyright 1995-2010 by the mpg123 project - free software under the terms of the LGPL 2.1
+	see COPYING and AUTHORS files in distribution or http://mpg123.org
+	initially written by Taihei Monma
+*/
+
+#include "mangle.h"
+
+#define WINDOW r0
+#define B0L r1
+#define B0R r2
+#define SAMPLES r3
+
+/*
+	int synth_1to1_s32_s_neon_asm(real *window, real *b0l, real *b0r, real *samples, int bo1);
+	return value: number of clipped samples
+*/
+
+	.code 32
+#ifndef __APPLE__
+	.fpu neon
+#endif
+
+	.text
+	.globl ASM_NAME(synth_1to1_s32_s_neon_asm)
+#ifdef __ELF__
+	.type ASM_NAME(synth_1to1_s32_s_neon_asm), %function
+#endif
+	ALIGN4
+ASM_NAME(synth_1to1_s32_s_neon_asm):
+	push		{r4-r7, lr}
+	vpush		{q4-q7}
+	ldr			r4, [sp, #84]
+	mov			r7, sp
+	sub			sp, sp, #16
+	bic			sp, #0xff
+	
+	add			WINDOW, WINDOW, #64
+	sub			WINDOW, WINDOW, r4, lsl #2
+
+	mov			r4, #4
+	mov			r5, #128
+	mov			r6, #64
+1:
+	vld1.32		{q0,q1}, [WINDOW], r5
+	vld1.32		{q2,q3}, [WINDOW]
+	vld1.32		{q4,q5}, [B0L, :128], r6
+	vld1.32		{q6,q7}, [B0R, :128], r6
+	vld1.32		{q8,q9}, [B0L, :128]
+	vld1.32		{q10,q11}, [B0R, :128]
+	vmul.f32	q12, q0, q4
+	vmul.f32	q13, q0, q6
+	vmul.f32	q14, q2, q8
+	vmul.f32	q15, q2, q10
+	vmla.f32	q12, q1, q5
+	vmla.f32	q13, q1, q7
+	vmla.f32	q14, q3, q9
+	vmla.f32	q15, q3, q11
+	sub			WINDOW, WINDOW, #96
+	sub			B0L, B0L, #32
+	sub			B0R, B0R, #32
+	vld1.32		{q0,q1}, [WINDOW], r5
+	vld1.32		{q2,q3}, [WINDOW]
+	vld1.32		{q4,q5}, [B0L, :128], r6
+	vld1.32		{q6,q7}, [B0R, :128], r6
+	vld1.32		{q8,q9}, [B0L, :128]!
+	vld1.32		{q10,q11}, [B0R, :128]!
+	vmla.f32	q12, q0, q4
+	vmla.f32	q13, q0, q6
+	vmla.f32	q14, q2, q8
+	vmla.f32	q15, q2, q10
+	add			WINDOW, WINDOW, #96
+	vmla.f32	q12, q1, q5
+	vmla.f32	q13, q1, q7
+	vmla.f32	q14, q3, q9
+	vmla.f32	q15, q3, q11
+
+	vld1.32		{q0,q1}, [WINDOW], r5
+	vld1.32		{q2,q3}, [WINDOW]
+	vld1.32		{q4,q5}, [B0L, :128], r6
+	vld1.32		{q6,q7}, [B0R, :128], r6
+	vld1.32		{q8,q9}, [B0L, :128]
+	vld1.32		{q10,q11}, [B0R, :128]
+	vpadd.f32	d24, d24, d25
+	vpadd.f32	d25, d26, d27
+	vpadd.f32	d26, d28, d29
+	vpadd.f32	d27, d30, d31
+	vmvn.i32	q14, #0xb9000000
+	vld1.32		{q15}, [sp, :128]
+	vpadd.f32	d24, d24, d25
+	vpadd.f32	d25, d26, d27
+	vacgt.f32	q14, q12, q14
+	vcvt.s32.f32	q13, q12, #16
+	vshr.u32	q14, q14, #31
+	vst1.32		{q13}, [SAMPLES]!
+	vadd.i32	q14, q14, q15
+	vst1.32		{q14}, [sp, :128]
+	vmul.f32	q12, q0, q4
+	vmul.f32	q13, q0, q6
+	vmul.f32	q14, q2, q8
+	vmul.f32	q15, q2, q10
+	vmla.f32	q12, q1, q5
+	vmla.f32	q13, q1, q7
+	vmla.f32	q14, q3, q9
+	vmla.f32	q15, q3, q11
+	sub			WINDOW, WINDOW, #96
+	sub			B0L, B0L, #32
+	sub			B0R, B0R, #32
+	vld1.32		{q0,q1}, [WINDOW], r5
+	vld1.32		{q2,q3}, [WINDOW]
+	vld1.32		{q4,q5}, [B0L, :128], r6
+	vld1.32		{q6,q7}, [B0R, :128], r6
+	vld1.32		{q8,q9}, [B0L, :128]!
+	vld1.32		{q10,q11}, [B0R, :128]!
+	vmla.f32	q12, q0, q4
+	vmla.f32	q13, q0, q6
+	vmla.f32	q14, q2, q8
+	vmla.f32	q15, q2, q10
+	add			WINDOW, WINDOW, #96
+	vmla.f32	q12, q1, q5
+	vmla.f32	q13, q1, q7
+	vmla.f32	q14, q3, q9
+	vmla.f32	q15, q3, q11
+	vpadd.f32	d24, d24, d25
+	vpadd.f32	d25, d26, d27
+	vpadd.f32	d26, d28, d29
+	vpadd.f32	d27, d30, d31
+	vmvn.i32	q14, #0xb9000000
+	vld1.32		{q15}, [sp, :128]
+	vpadd.f32	d24, d24, d25
+	vpadd.f32	d25, d26, d27
+	vacgt.f32	q14, q12, q14
+	vcvt.s32.f32	q13, q12, #16
+	vshr.u32	q14, q14, #31
+	vst1.32		{q13}, [SAMPLES]!
+	vadd.i32	q14, q14, q15
+	vst1.32		{q14}, [sp, :128]
+
+	subs		r4, r4, #1
+	bne			1b
+
+	mov			r4, #4
+	mov			r6, #-64
+1:
+	vld1.32		{q0,q1}, [WINDOW], r5
+	vld1.32		{q2,q3}, [WINDOW]
+	vld1.32		{q4,q5}, [B0L, :128], r6
+	vld1.32		{q6,q7}, [B0R, :128], r6
+	vld1.32		{q8,q9}, [B0L, :128]
+	vld1.32		{q10,q11}, [B0R, :128]
+	vmul.f32	q12, q0, q4
+	vmul.f32	q13, q0, q6
+	vmul.f32	q14, q2, q8
+	vmul.f32	q15, q2, q10
+	vmla.f32	q12, q1, q5
+	vmla.f32	q13, q1, q7
+	vmla.f32	q14, q3, q9
+	vmla.f32	q15, q3, q11
+	sub			WINDOW, WINDOW, #96
+	add			B0L, B0L, #96
+	add			B0R, B0R, #96
+	vld1.32		{q0,q1}, [WINDOW], r5
+	vld1.32		{q2,q3}, [WINDOW]
+	vld1.32		{q4,q5}, [B0L, :128], r6
+	vld1.32		{q6,q7}, [B0R, :128], r6
+	vld1.32		{q8,q9}, [B0L, :128]
+	vld1.32		{q10,q11}, [B0R, :128]
+	vmla.f32	q12, q0, q4
+	vmla.f32	q13, q0, q6
+	vmla.f32	q14, q2, q8
+	vmla.f32	q15, q2, q10
+	add			WINDOW, WINDOW, #96
+	sub			B0L, B0L, #96
+	sub			B0R, B0R, #96
+	vmla.f32	q12, q1, q5
+	vmla.f32	q13, q1, q7
+	vmla.f32	q14, q3, q9
+	vmla.f32	q15, q3, q11
+
+	vld1.32		{q0,q1}, [WINDOW], r5
+	vld1.32		{q2,q3}, [WINDOW]
+	vld1.32		{q4,q5}, [B0L, :128], r6
+	vld1.32		{q6,q7}, [B0R, :128], r6
+	vld1.32		{q8,q9}, [B0L, :128]
+	vld1.32		{q10,q11}, [B0R, :128]
+	vpadd.f32	d24, d24, d25
+	vpadd.f32	d25, d26, d27
+	vpadd.f32	d26, d28, d29
+	vpadd.f32	d27, d30, d31
+	vmvn.i32	q14, #0xb9000000
+	vld1.32		{q15}, [sp, :128]
+	vpadd.f32	d24, d24, d25
+	vpadd.f32	d25, d26, d27
+	vacgt.f32	q14, q12, q14
+	vcvt.s32.f32	q13, q12, #16
+	vshr.u32	q14, q14, #31
+	vst1.32		{q13}, [SAMPLES]!
+	vadd.i32	q14, q14, q15
+	vst1.32		{q14}, [sp, :128]
+	vmul.f32	q12, q0, q4
+	vmul.f32	q13, q0, q6
+	vmul.f32	q14, q2, q8
+	vmul.f32	q15, q2, q10
+	vmla.f32	q12, q1, q5
+	vmla.f32	q13, q1, q7
+	vmla.f32	q14, q3, q9
+	vmla.f32	q15, q3, q11
+	sub			WINDOW, WINDOW, #96
+	add			B0L, B0L, #96
+	add			B0R, B0R, #96
+	vld1.32		{q0,q1}, [WINDOW], r5
+	vld1.32		{q2,q3}, [WINDOW]
+	vld1.32		{q4,q5}, [B0L, :128], r6
+	vld1.32		{q6,q7}, [B0R, :128], r6
+	vld1.32		{q8,q9}, [B0L, :128]
+	vld1.32		{q10,q11}, [B0R, :128]
+	vmla.f32	q12, q0, q4
+	vmla.f32	q13, q0, q6
+	vmla.f32	q14, q2, q8
+	vmla.f32	q15, q2, q10
+	add			WINDOW, WINDOW, #96
+	sub			B0L, B0L, #96
+	sub			B0R, B0R, #96
+	vmla.f32	q12, q1, q5
+	vmla.f32	q13, q1, q7
+	vmla.f32	q14, q3, q9
+	vmla.f32	q15, q3, q11
+	vpadd.f32	d24, d24, d25
+	vpadd.f32	d25, d26, d27
+	vpadd.f32	d26, d28, d29
+	vpadd.f32	d27, d30, d31
+	vmvn.i32	q14, #0xb9000000
+	vld1.32		{q15}, [sp, :128]
+	vpadd.f32	d24, d24, d25
+	vpadd.f32	d25, d26, d27
+	vacgt.f32	q14, q12, q14
+	vcvt.s32.f32	q13, q12, #16
+	vshr.u32	q14, q14, #31
+	vst1.32		{q13}, [SAMPLES]!
+	vadd.i32	q14, q14, q15
+	vst1.32		{q14}, [sp, :128]
+
+	subs		r4, r4, #1
+	bne			1b
+
+	vld1.32		{q0}, [sp, :128]
+	vpadd.i32	d0, d0, d1
+	vpadd.i32	d0, d0, d0
+	vmov.32		r0, d0[0]
+
+	mov			sp, r7
+	vpop		{q4-q7}
+	pop			{r4-r7, pc}
+
+NONEXEC_STACK